Chap08《基于32位ColdFire构建嵌入式系统》课件.pptVIP

第8章 队列式串行外设接口QSPI V1.0 2009.2 本章目录 SPI的基本工作原理 8.1 MCF52233队列串行外设接口QSPI模块编程结构 8.2 MCF52233的串行外设接口QSPI模块编程实例 8.3 8.1 SPI的基本工作原理 8.1.1 SPI基本概念 串行外设接口（SPI，Serial Peripheral Interface）是Freescale公司推出的一种同步串行通讯接口，用于微处理器和外围扩展芯片之间的串行连接，现已发展成为一种工业标准。 1．主机-从机（Master-Slave） 提供SPI串行时钟的SPI设备称为SPI主机或主设备（Master），其它设备则称为SPI从机或从设备（Slave）。 2．从机选择引脚 （Slave Select） 若一个MCU的SPI工作于主机方式，则置该MCU的 为高电平。若一个MCU的SPI工作于从机方式，当 =0时表示主机选中了该从机，反之则未选中该从机。 3．主出从入引脚MOSI（Master Out/Slave In） 主出从入引脚MOSI是主机输出、从机输入数据线。 4．主入从出引脚MISO（Master In/Slave Out） 主入从出引脚MISO是主机输入、从机输出数据线。 5．SPI串行时钟引脚SPSCK（SPI Serial Clock） SPI串行时钟引脚SPSCK用于控制主机与从机之间的数据传输。 6．时钟极性 表示时钟信号在空闲时是高电平还是低电平。 7．时钟相位 决定数据是在SPSCK的上升沿采样还是在SPSCK的下降沿采样。 8.1.2 SPI的数据传输 8.1 SPI的基本工作原理 SPI全双工主-从连接 每一工作过程相互传送8位数据，工作从主机CPU发出启动传输信号开始，此时要传送的数据装入8位移位寄存器，同时产生8个时钟信号从SPSCK引脚依次送出，在SPSCK信号的控制下，主机中8位移位寄存器中的数据依次从MOSI引脚送出，到从机的MOSI引脚后送入它的8位移位寄存器；在此过程中，从机的数据也可通过MISO引脚传送到主机中。 8.1.3 SPI模块的时序 8.1 SPI的基本工作原理 SPI的数据传输是在时钟信号SPSCK（同步信号）的控制下完成的。 数据传输过程涉及到时钟相位与时钟极性两个概念。CPHA表达时钟相位，CPOL表达时钟极性。 总体要求是：确保发送数据在一周期开始的时刻上线，接收方在1/2周期的时刻从线上取数，这样是最稳定的通信方式。 8.1.3 SPI模块的时序 当CPHA=0，CPOL=0时，MISO引脚上的数据在第一个SPSCK沿跳变之前已经上线了，而为了保证正确传输，MOSI引脚的MSB位必须与SPSCK的第一个边沿同步，在SPI传输过程中，首先将数据上线，然后在同步时钟信号的上升沿时，SPI的接收方捕捉位信号，在时钟信号的一个周期结束时（下降沿），下一位数据信号上线，再重复上述过程，直到一个字节的8位信号传输结束。 CPHA=0，CPOL=0时的数据/时钟时序图 8.1 SPI的基本工作原理 8.1.3 SPI模块的时序 8.1 SPI的基本工作原理 CPHA=0，CPOL=1时的数据/时钟时序图 8.1.3 SPI模块的时序 8.1 SPI的基本工作原理 CPHA=1，CPOL=0时的数据/时钟时序图 8.1.3 SPI模块的时序 8.1 SPI的基本工作原理 CPHA=1，CPOL=1时的数据/时钟时序图 8.1.4 模拟SPI 对于不带SPI串行总线接口的MCU来说，可以使用软件来模拟SPI的操作。举例说明，我们可以使用三个普通I/O口，分别定义为pin_SPSCK、pin_MISO、pin_MOSI来模拟SPI器件的SPSCK、MISO、MOSI。 8.1 SPI的基本工作原理 8.2.1 QSPI概述 QSPI的主要特点如下： （1）无需用户干预，可传输多达16个队列 （2）支持1位增量的8~16位帧长度 （3）四条可控片选线，通过外接译码器可控制多达15个设备（注意：所有的片选都选中，即同时选中16个设备时，可能会导致控制错误）。 （4）在总线频率为60MHz的情况下，波特率范围为117.6Kbps到15Mbps （5）传输前和传输后的延时可以编程控制 （6）时钟相位和极性可以编程控制 （7）对于连续的传输，支持环绕模式 8.2 MCF52233队列串行外设接口QSPI模块编程结构 8.2.2 QSPI工作原理 8.2 MCF52233队列串行外设接口QSPI模块编程结构 QSPI模块的结构 QSPI模块有7个引脚：QSPI＿DIN为串行数