数字电路设计课件第三讲VHDL设计初步.ppt

VHDL历史 1982年， 诞生于美国国防部赞助的VHSIC项目 1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言 ，即IEEE-1076（简称87版) 1993年，IEEE对VHDL进行了修订，公布了新版本的VHDL，即IEEE标准的1076-1993（1164）版本 1996年，IEEE-1076.3成为VHDL综合标准 VHDL特点 与其他的硬件描述语言相比，VHDL具有更强的行为描述能力 VHDL丰富的仿真语句和库函数，使得在设计的早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟 VHDL语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能 对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动的把VHDL描述设计转变成门级网表 VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计 VHDL语言的基本结构 VHDL 语言的基本结构： 库说明＋包集合＋实体＋构造体＋（配置） 库：用来存放已经编译的实体、构造体、包集合和配置。 库一般可由用户产生或者由ASIC芯片制造商提供。 包集合：存放各设计模块都能共享的数据类型、常数和子程序。 实体：系统的外部接口关系。 构造体：描述系统内部的结构和行为。 配置：用于