电工教材12.ppt

第12章 触发器和时序逻辑电路 第12章 触发器和时序逻辑电路 12.1 双稳态触发器 12.1.1 基本RS触发器 12.1.1 基本RS触发器 12.1.1 基本RS触发器 12.1.1 基本RS触发器 12.1.1 基本RS触发器 12.1.1 基本RS触发器 12.1.1 基本RS触发器 12.1.1 基本RS触发器 12.1.2 钟控触发器 1.钟控RS触发器 12.1.2 钟控触发器 1.钟控RS触发器 12.1.2 钟控触发器 1.钟控RS触发器 12.1.2 钟控触发器 1.钟控RS触发器 12.1.2 钟控触发器 2.JK触发器 12.1.2 钟控触发器 2.JK触发器 12.1.2 钟控触发器 3.D触发器 12.1.2 钟控触发器 4.T触发器 12.1.3 其他钟控触发器 1.主从型JK触发器 12.1.3 其他钟控触发器 1.主从型JK触发器 12.1.3 其他钟控触发器 1.主从型JK触发器 12.1.3 其他钟控触发器 1.主从型JK触发器 12.1.3 其他钟控触发器 1.主从型JK触发器 12.1.3 其他钟控触发器 1.主从型JK触发器 12.1.3 其他钟控触发器 1.主从型JK触发器 12.1.3 其他钟控触发器 1.维持阻塞型D触发器 12.1.3 其他钟控触发器 1.维持阻塞型D触发器 12.1.3 其他钟控触发器 1.维持阻塞型D触发器 12.1.3 其他钟控触发器 1.维持阻塞型D触发器 触发器逻辑功能的转换 触发器逻辑功能的转换 触发器逻辑功能的转换 12.2 寄存器 12.2.1 数码寄存 12.2.2 移位寄存器 12.2.2 移位寄存器 12.3 计数器 12.3.1 二进制计数器 1.异步二进制计数器 2.同步二进制计数器 2.同步二进制计数器 12.3.2 十进制计数 1.同步十进制计数器 2.异步十进制计数器 2.异步十进制计数器 12.3.2 任意进制计数器 12.3.2 任意进制计数器 12.3.2 任意进制计数器 逻辑图 逻辑状态表 当D=1，即J=1和K=0时，在C的下降沿触发器翻转为（或保持）“1”态；当D=0，即J=0和K=1时，在C的下降沿触发器翻转为（或保持）“0”态。 1.将JK触发器转换为D触发器 Q C J 1 D K 1 1 0 0 Qn+1 Dn 逻辑图 逻辑状态表 将J，K端联在一起，称为T端。当T=0时，时钟脉冲作用后触发器状态不变；当T=1时，触发器具有计数逻辑功能。 2.将JK触发器（D触发器)转换为T触发器 Q C J T K 1 Qn 0 Qn+1 T Q Q C D SD RD =1 T R S 逻辑图 Q Q C D SD RD 它的逻辑功能是每来一个时钟脉冲，翻转一次，具有计数功能。 3.将D触发器转换为T′触发器 将D触发器的D端和 端相联，就转换为T′触发器 在数字系统和计算机中，寄存器是用来存放参与运算的数码、指令和运算结果的逻辑部件。 寄存器的主要组成部分是具有记忆功能的双稳态触发器。 一个触发器可以存放一位二进制数码，要存放N位二进制数码，就要N个触发器。 数码寄存器： 具有寄存数码和清除原有数码的功能的寄存器 图示是四个D触发器组成的并行输入、并行输出数码寄存器。 使用前，直接在复位端加负脉冲将触发器清零。数码加在输入端d3，d2，d1，d0上，当时钟CP上升沿过后，Q3Q2Q1Q0=d3d2d1d0，这样待存的四位数码就暂存到寄存器中。需要取出数码时，可从输出端同时取出。 FF3 1D d0 d1 d2 d3 Q0 Q1 Q2 Q3 FF2 FF0 FF1 1D 1D 1D CP 移位寄存器具有寄存数码和移位两种功能。 移位是数字系统和计算机技术中非常重要的一个功能。 移位寄存器的种类很多，有左移寄存器、右移寄存器、双向移位寄存器和循环移位寄存器等。 图示是由四个D触发器组成的四位左移寄存器。数码从第一个触发器的的D端串行输入，使用前先用 将各触发器清零。现将数码d3d2d1d0=1101从高位到低位依次送到D端。 寄存数码 移位脉冲 移位过程 Q3 Q2 Q1 Q0 01234 00001 00011 00110 01101 清 零 左移一位 左移二位 左移三位 左移四位 四位左移寄存器 Q D △ FF0 移位脉冲 Q3 Q2 Q1 Q0 Q D △ Q D △ Q D △ CP 清零 D 数码输入 RD FF1 FF2 FF3 计数器是电子计算机和数字逻辑系统中的基本部件之一，它能累计输入的脉冲数目，以进行求和或