LVDS 基础精选.ppt

LVDS 简介 Sem.li 为何使用LVDS LVDS接口又称RS644总线接口，1994年由美国国家半导体公司（NS）提出的为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种视频信号传输模式，是一种电平标准，广泛应用于液晶屏接口。 液晶显示器驱动板输出的数字信号是TTL信号，除了包括RGB数据信号外，还包括行同步、场同步、像素时钟等信号，像素时钟信号的最高频率可超过28MHZ. 采用TTL接口，数据传输速率不高(一个CLK周期只能传输1bit数据)，传输距离较短，且抗电磁干扰能力比较差，会对RGB数据造成一定的影响。另外，TTL多路数据信号采用并行的传输方式，整个并口数量达几十路（RGB各8位，8x3=24，加 DE,HSYNC,VSYNC,至少27位），不但连接不便，而且不适合超薄化的趋势。采用LVDS输出接口传输数据，可以使这些问题迎刃而解，实现数据的高速率、低噪声、远距离、高准确度的传输。 LVDS组成 最基本的LVDS器件就是LVDS驱动器和接收器。LVDS的驱动器由驱动差分线对的电流源组成，电流通常为3.5 mA。如下图，LVDS接收器具有很高的输入阻抗，因此驱动器输出的大部分电流都流过100 Ω的匹配电阻，并在接收器的输入端产生大约350 mV的电压。（电流源为恒流特性，终端电阻在100—120 欧姆之间，则电压摆动幅度为：3.5mA x 100=350Mv；3.5mA x 120=420mV。） 当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑“1”和逻辑“0”状态。 由逻辑“0”电平变化到逻辑“1”电平是需要时间的，由于LVDS信号物理电平变化在0.85---1.55V之间，其由逻辑“0”电平到逻辑“1”电平变化的时间比TTL电平要快得多，所以LVDS更适合用来传输高速变化的信号。其电压低，功耗也低。 LVDS电气特性 LVDS技术在两个标准中被定义：ANSI/TIA/EIA644 (1995年11月通过)和IEEE P1596.3 (1996年3月通过)。这两个标准中都着重定义了LVDS的电特性，包括： 1. 低压，低摆幅（约为350 mV），高速。LVDS物理接口使用1.2V偏置电压作为基准，提供大约350mV的摆幅（0.85—1.55V），低电流驱动模式意味着可实现高速传输，ANSI/TIA/EIA644建议了655 Mb/s的最大速率和1.923 Gb/s的无失真通道上的理论极限速率。 2 .低功耗。恒流源电流驱动，把输出电流限制到约为3.5 mA左右，使跳变期间的尖峰干扰最小，因而产生的功耗非常小。这允许集成电路密度的进一步提高，即提高了PCB板的效能，减少了成本。 3 .具有相对较慢的边缘速率（dV/dt约为0.300 V/0.3 ns,即为1 V/ns）,同时采用差分传输形式，使其信号噪声和EMI都大为减少，同时也具有较强的抗干扰能力。 所以，LVDS具有高速、超低功耗、低噪声和低成本的优良特性。 LVDS传输分类 LVDS信号传输分为DE MODE和SYNC MODE，DE mode需连接DE信号（data enable有效数据选通），SYNC mode还需连接HS（HSYNC行同步）、VS（VSYNC场同步）。SYNC mode在现在的panel中已很少使用。下面是DE mode的数据形式。 LVDS RGB传输 LVDS是串行接口，RGB信号传输时，是将每个基色信号的数据排成一纵队，采用差分数据线按顺序进行输出。在一个时钟脉冲周期内，一对差分数据线可以传输7bit数据，如下图所示。 单路6 bit LVDS 对于单路6bit LVDS接口，需要3对差分数据线，即RX0-和RX0十，RX1-和RX1＋，RX2-和RX2＋。因每对差分数据线可以传输7bit数据，这样，3对差分数据线可以传输3×7bit＝21 bit，除R0～R5、G0～G5、B0～B5占去18bit，还剩下3bit用于传输HS（行同步）、VS（场同步）、DE（有效数据选通）信号（若HS、VS信号不传输，将空余2bit）。 双路6bit LVDS 对于双路6bit LVDS接口，需要6对差分数据线，其中，奇路3对，即RX00-和RX00＋，RX01- 和RX01＋，RXO2-和RX02＋；偶路3对，即RXE0-和RXE0＋，RXE1-和RXE1＋，RXE2-和RXE2＋。这6对差分数据线可以传输6×7bit＝42bit，除奇路（OR0～OR5、OG0～OG5、OB0～OB5）和偶路（ER0～ER5、EG0～EC5、EB0～EB5）占去36bit，还剩下6bit，HS、VS、DE信号占3bit，还空余3bit（若HS、VS信号不传输，将空余5bit）。 单路8bit LVDS