数电课件第5章时序逻辑电路.pptVIP

总结 时序逻辑电路 同步电路 寄存器 特点: 电路结构简单, 由于传输延迟时间累计, 速度慢 异步电路 分析方法 设计方法 常用的时序电路 逻辑图-三组表达式-状态表-状态图-(文字描述) 计数器 任意进制计数器 逻辑抽象: 变量及其赋值, 状态, 原始状态图, 化简, 状态编码 [题5.1]分析时序电路的逻辑功能。要求列出状态方程、输出方程，画出状态转换图，并检查电路自启动情况。 习题与思考题 一、方程组 二、状态转换表 0 1 0 1 1 1 1 1 0 1 1 0 0 1 1 1 0 1 0 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 Y Q2* Q1* A Q2 Q1 三、状态转换图 四、检查自启动 因为没有无效状态，所以肯定可以自启动 00 01 11 10 功能是：4个“1”的序列检测器，只是状态编码和例题不同！ [题5.2]分析]时序电路的逻辑功能。要求列出状态方程、输出方程，画出状态转换图，并检查电路自启动情况。 [题5.4]分析计数器电路，要求画出状态转换图，说明这是多少进制的计数器。 解： 同步置数法，七进制。 状态转换顺序为（十进制表示）： 3-…-9-3，状态图略。 74160功能简表 计数 1 1 1 1 保持(C=0) 0 X 1 1 X 保持 1 0 1 1 X 同步置数 X X 0 1 异步置0 X X X 0 X 工作状态 ET EP LD’ RD’ CLK [题5.5]分析计数器电路，说明当X=0和X=1时各为几进制，并画出相应状态转换图。 解：同步置数法。 X=0时，为六进制。 状态转换顺序为（十进制表示） 4-…-9-4 ，状态图略。 X=1时，为八进制。 状态转换顺序为（十进制表示） 2-…-9-2，状态图略。 这种电路常称为可编程计数器。 [题5.6]分析计数器电路，要求画出状态转换图，说明这是多少进制的计数器。 解：异步清零法，十进制。 状态转换顺序为 （十进制表示）： 0-…-9-10-0， 其中10为转换状态， 异步情况下不计入有效状态。 [题5.7]要求使用异步复位端RD‘?将集成十进制计数器74160接成八进制加法计数器，要求有进位输出端。可以附加必要的门电路。 可选Q2作为进位输出，是非标准进位信号，因Q2信号最后状态(特殊状态)与计数器周期之比(占空比)为1/2，而标准的为1/8，即进位信号最后状态持续长度为一个CLK周期。 进位输出 标准进位输出 [题5.11]分析]计数器电路，要求画出状态转换图，说明这是多少进制的计数器。 [题5.12]若将上题中的74160改为74161，说明这是多少进制的计数器，并画出状态转换图。 (93)10进制。 (93)16=(147)10进制。 如果仅仅74160(2) 换成74161？或仅仅74160(1)换成74161？ [题5.16]利用JK触发器设计一个同步六进制加法计数器，要求带进位输出C。 一、状态转换图 二、复合卡诺图 状态方程： 输出方程： 注意：由于使用的是JKFF，所以要适度化简！ 状 态 方 程 驱动方程： JKFF特性方程： 五、检验自启动： 将无效状态代入状态方程，计算可知： 110—111、111—000，没有无效循环，所以电路能自启动。 四、画出逻辑电路图 三、结构方程 包含:驱动方程和输出方程 [题5.16**]利用JK触发器设计一个同步六进制减法计数器，要求带借位输出B。 减法计数器状态图是加法计数器的逆（箭头方向）！ 加法计数器 减法计数器 二、多变量卡诺图 状态方程： 驱动方程： JKFF特性方程： 五、检验自启动： 将无效状态代入状态方程，可知： 110—001、111—110，没有无效循环，所以电路能自启动。 四、画出逻辑电路图 三、结构方程 观察发现加法和减法计数器驱动方程中各个变量互为“非”关系 CP Q0 Q1 Q2 Q3 C 十进制计数器74160分频特性 T=10TCP TCP TQ2=10TCP 1 2 3 4 5 6 7 8 9 A 4TCP 6TCP Q0二分频， Q1五分频， Q2、Q3、C都是十分频。 ②十进制减法计数器 ③十进制可逆计数器 基本原理一致，电路只用到0000 -- 1001的十个状态 实例器件 单时钟：74190,74168 双时钟：74192 5.4.2 异步计数器结构组成及原理 1.三位二进制计数器 Q2Q1Q0 000 001 010 011 100 101 110 111 1 2 3