数电完整课件6.21第4章组合逻辑电路.pptVIP

* * * * * * * 其逻辑电路及逻辑符号如图4.3.26所示 图4.3.26 半加器得逻辑电路及逻辑符号 逻辑电路 逻辑符号 2. 全加器 全加器除了加数和被加数外，还要考虑低位的进位。其真值表如左表 其输出端的逻辑式为 输 入 输 出 A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 由半加器组成的全加器的逻辑电路和逻辑符号如图4.3.27所示 双全加器74LS183 图4.3.27 二 、多位加法器 1.串行进位加法器（行波进位加法器） 图4.3.28所示电路为4位全加器，由于低位的进位输出接到高位的进位输入，故为串行进位加法器。 两个多位二进制数相加，必须利用全加器，1位二进制数相加用1个全加器，n 位二进制数相加用n个全加器。只要将低位的进位输出接到高位的进位输入 图4.3.28 串行进位加法器结构简单，但运算速度慢。应用在对运算速度要求不高的场合。T692就是这种串行进位加法器。 图4.3.28 输出逻辑式为 2.超前进位加法器 为了提高速度，若使进位信号不逐级传递，而是运算开始时，即可得到各位的进位信号，采用这个原理构成的加法器，就是超前进位（Carry Look－ahead）加法器，也成快速进位（Fast carry） 加法器。 输 入 输 出 A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 由全加器真值表可知，高位的进位信号的产生是在两种情况下：①在A·B＝1；②在A＋B＝1且CI＝1。故向高位的进位信号为 设Gi＝AiBi为进位生成函数，Pi＝ Ai＋Bi为进位传递函数，则上式可写成 和为： 74LS283就是采用这种超前进位的原理构成的4 位超前进位加法器，其内部电路如图4.3.29所示 图4.3.29 以i＝0和i＝1为例 (A0+B0 )? (A0 B0 )? (A1+B1 )? (A1 B1 )? (A0 B0 )?(A0+B0 ) (A1 B1 )?(A1+B1 ) ((A0+B0 )?+(A0 B0 )?CI ) ? 逻辑图形符号如图4.3.30所示。 A3~A0为一个四位二进制数的输入； B3~B0为另一个二进制数的输入；CI为最低位的进位； CO是最高位的进位； S3~S0为各位相加后的和。 三 、用加法器设计组合逻辑电路 原理： 如果能将要产生的逻辑函数能化成输入变量与输入变量相加，或者输入变量与常量相加，则用加法器实现这样逻辑功能的电路常常是比较简单。 例4.3.7 利用4位超前进位加法器74LS283器件组成的电路如图4.3.31所示，试分析电路所能完成的逻辑功能。 解：写出各输入端的逻辑式 则当D7＝0时，74LS283(1)：A3＝0，A2＝D6，A1=D5， A0＝D4。74LS283(2)：A3＝D3，A2＝D2，A1=D1，A0＝D0， CI=0,做加法后和为 Y7～Y0=0D6~D0. 故此电路是一个带符号位的二进制求补码电路，Y7为符号位，输入二进制数码为D6~D0. 则当D7＝1时，74LS283(1)：A3＝1，A2＝D6?，A1=D5?，A0＝D4?；74LS283(2)：A3＝D3?, A2＝D2?，A1=D1?，A0＝D0?，CI=1，做加法后和为 Y7～Y0=1D6?~D0? +1 例4.3.8 将BCD的8421码转换为余3码 输 入 输 出 D C B A Y3 Y2 Y1 Y0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 1 1 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0 1 1 1 0 0 解：其真值表如右表所示，则 故实现的电路如图4.3.32所示 图4.3.32 3.3.5 数值比较器 实现比较两个数值大小的逻辑电路即为比较器。 一 、1位数值比较器 设有一位二进制数A和B比较，则有三种可能结果 实现的电路如图4.3.33所示 图4.3.33 A B YAB YAB YA=B 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 二 、 多位数值比较器 例如：比