计算机原理-第5章存储器原理与接口PPT.ppt

结论 CPU总是16位的读； 从偶地址读； 例：设计一ROM扩展电路，容量为64K BYTE，地址从00000H开始。EPROM芯片取27256  解： 1、与8088CPU连接（8位） 2、与8086CPU连接（16位） 总结（与8086CPU） 数据线连接 地址线连接 CS产生 控制线连接 （二）、静态随机读写存储器(RAM)扩展电路 1、62系列静态 RAM芯片信号线 三、最小模式下8086CPU总线产生 （一）、地址线、数据线产生 相关信号线及芯片 1、AD15～AD0 (Address Data Bus) 地址/数据复用信号，双向，三态。在T1状态（地址周期）AD15～AD0上为地址信号的低 16位A15～A0；在T2 ～ T4状态（数据周期） AD15～AD0 上是数据信号D15～D0。 机器周期：时钟周期 总线周期：对内存或对I/O接口的一次操作的时 间 指令周期：指令执行的时间 2、A19/S6～A16/S3 (Address/Status)： 地址/状态复用信号，输出。在总周期的T1状态A19/S6～A16/S3上是地址的高4位。在T2～T4状态，A19/S6～A16/S3上输出状态信息。 S4 S3 当前正在使用的段寄存器 0 0 ES 0 1 SS 1 0 CS或未使用任何段寄存器 1 1 DS 3、三态缓冲的8位数据锁存器74LS373 (8282) A、CP正脉冲，D?Q B、CP为零，保持 C、/OE=0，O0输出；否则高阻 ?4、ALE(Address Latch Enable) 地址锁存使能信号，输出，高电平有效。用来作为地址锁存器的锁存控制信号。 ? 工作过程 1、AD0－AD15，A16/S1－A19/S4出现地址信息； 2、ALE 发正脉冲，地址信息进74LS373； 3、AD0－AD15转换为数据线， A16/S1 －A19/S4输出状态 1 1 2 3 3 （二）、数据线驱动 相关信号线及芯片 1、双向数据总线收发器（8286，74LS245） 两个功能： a、双向选择 b、通道控制 A、/OE控制通道 /OE＝0，三态门导通； /OE＝1，三态门断开； B、T控制方向 T＝0，B?A T＝1，A?B 2、/DEN (Data Enable) 数据使能信号，输出，三态，低电平有效。用于数据总线驱动器的控制信号。 3、DT/R (Data Transmit/Receive)： 数据驱动器数据流向控制信号，输出，三态。在8086系统中，通常采用8286或8287作为数据总线的驱动器，用DT/R#信号来控制数据驱动器的数据传送方向。当DT/R#＝1时，进行数据发送；DT/R#＝0时，进行数据接收。 ? 工作过程 1、如果CPU输出数据，DT/R＝1，三态 门方向为A?B,如果CPU输入数据; DT/R＝0，三态门方向取B?A； 2、/DEN有效，74LS245工作； 3、CPU输入/输出数据完成， /DEN无效， 74LS245停止工作，通道断开。 1 2 3 5、4 8086系统的存储器接口 一、存储器接口应考虑的几个问题 存储器与CPU之间的时序配合; CPU总线负载能力; 8086CPU对存储器的读写方式 存储芯片的选用 连接方式 二、存储器接口举例 （一）、只读存储器(ROM)扩展电路 1、ROM（EPROM 27系列）信号分类： 总线部分： D0—D7，数据线 A0—An－1，地址线。n是地址线个数。 对于2716，n为11， 对于27256，n＝15。 电源部分： VCC，GND，电源和地 VPP，编程电压。在CPU仅对芯片进行 读操作时，Vpp一般直接接电源电压。 控制部分： /OE 读控制线。当其有效时， 数据从EPROM内的某个单元通过 数据线传送到CPU。 /CS 片选线。该信号一般为低 电平有效。有效时表示本芯片工 作。在芯片编程时这根线常作编 程控制线。 2、CPU 提供的信号线 数据线 D15～D0 地址线 A19～A0 存储器或I/O端口访问信号M/IO# 读信号 /RD 写信号 /WR 特点 a、控制线可以组合不同功能 b、CPU根据指令发出信号 3、8086CPU对存储器的读方式 第五章 存储器原理与接口 存储器分类 存储器结构 80