李国龙-数字逻辑-编码器译码器.docVIP

HUNAN UNIVERSITY 数字逻辑 学生姓名 李国龙 学生学号 201408010211 专业班级 计算机科学与技术 2015年12月 12日 实验二 编码器、译码器电路仿真实验 一、实验内容： （1）利用两块8—3线优先编码器74LS148D设计16—4线优先编码电路，然后仿真验证16—4线优先编码的逻辑功能。 （2）利用两块3—8线译码器74LS138D设计4—16线优先编码电路，然后仿真验证4—16线译码的逻辑功能。 二、实验目的： （1） 掌握编码器、译码器的工作原理； 常见编码器、译码器的应用； 掌握优先编码电路的设计方法。 三、实验原理： 所谓编码是指在选定的一系列二进制数数码中，赋予每个二进制数码以某一固定含义。例如，用二进制数码表示十六进制数叫做二—十六进制编码。能完成编码功能的电路统称为编码器。74LS148D是常用额8线—3线优先编码器。在8个输入线上可以同时出现几个有效输入信号，但只对其中优先权最高的一个有效输入信号进行编码。其中7端优先权最高，0端优先权最低，其他端的优先权按端脚号的递减顺序排列。~E1为选通输入端，低电平有效，只有~E1=0时，编码器正常工作，而在~E1=1时，所以的输出端均被封锁。E0为选通输出端，GS为优先标志端。该编码器输入、输出均为低电平有效。 译码器是编码的逆过程，将输入的每个二进制代码赋予的含义“翻译”过来，给出相应的输出信号。能够完成译码功能的电路焦作译码器。74LS138D属于3线—8线译码器。该译码器输入高电平有效，输出低电平有效。 图2-1编码器74LS148D 图2-2译码器74LS138D 8位信号输入端 7端优先权最高 三个使能端 三路输入端 0端优先权最低 8—3线优先编码器： 切换9个单刀双掷开关（J0—J8）进行仿真实验，将结果填入表2.1中。输入端中的“1”表示接高电平，“0”表示接低电平，“×”表示接高、低电平都可以。输出端中的“1”表示探测器亮，“0”表示探测器灭。该编码器输入、输出均为低电平有效。 输入端 输出端 ~E1 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 A2 A1 A0 GS E0 1 × × × × × × × × 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 0 1 1 1 0 1 0 1 1 1 1 1 1 0 ?1 1 0 0 1 0 1 1 1 1 1 0 ??1 0 1 0 1 0 1 1 1 1 0 ???1 0 0 0 1 0 1 1 1 0 ????0 1 1 0 1 0 1 1 0 ?????0 1 0 0 1 0 1 0 ??????0 0 1 0 1 0 0 ???????0 0 0 0 1 3-8线译码器： 切换3个单刀双掷开关（J1—J3）进行仿真实验，得到表2.2所示结果。输入端中的“1”表示接高电平，“0”表示接低电平。输出端中的“1”表示探测器亮，“0”表示探测器灭。该译码器输入高电平有效，输出低电平有效。 输入端 输出端 G1 G2A G2B A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 四、实验步骤： 16—4线优先编码电路： 1，打开Quartus软件,创建工程，点击File-New Project Wizard,文件名工程名为bianma,Family选择FLEX10K,device 选择10TI144-4完成工程创建。 2，点击New-Block Diagram/Schematic File,绘制16—4线优先编码电路的电路图。 3，编译后进行功能仿真，点击New-Vector Waveform File，进入页面后添加节点，合并节点in0-in15以及out0-out3，End Time为2us,Grid Size为100ns,调节输入为一个0，15个1，生成网表后再点击仿真按钮，得到输出结果。 4—16线译码： 1，打开Quartus软件,创建