slave fifo说明文档.doc

USB CPLD开发板同步传输 目录 第一章FX2特性介绍………………………………………………………………………………………………………………………………………..3 1．2结构………………………………………………………………………..3 1．3特征………………………………………………………………………..4 第二章Slave FIFO传输…………………………………………………………….5 2．1概述………………………………………………………………………..5 2．2硬件连接…………………………………………………………………..5 2．3 Slave FIFO的几种传输方式…………………………………………….6 2．3．1 同步Slave FIFO写…………………………………………….6 2．3．2 同步Slave FIFO读…………………………………………….9 2．3．3异步Slave FIFO写…………………………………………….11 2．3．4异步Slave FIFO读…………………………………………….12 第三章 寄存器设置…………………………………………………………..…….15 3．1 IFCONFIG………………………………………………………………15 3．2 PINFLAGSAB/CD………………………………………………….…...16 3．3 FIFORESET……………………………………………………….…….17 3．4 FIFOPINPOLAR………………………………………………….…….18 3．5 EPxCFG………………………………………………………….………18 3．6 EPxFIFOCFG……………………………………………………….…..19 3．7 EPxAUTOINLENH/L…………………………………………………..20 3．8 EPxFIFOPFH/L………………………………………………………....21 3．9 INPKTEND……………………………………………………………...22 3．10 OUTPKTEND………………………………………………………….22 3．11 EPxFIFOIE和EPxFIFOIRQ………………………………………...22 3．12PORTACFG………………………………………………………….....23 3．13 EPxFIFOBCH EPxFIFOBCL………………………………………...23 3．14 EP24\68FIFOFLAG……………………………………………………24 3．15其它通用寄存器………………………………………………………..25 第四章 同步slave fifo测试操作指南……………………………………….…….26 4．1安装软件包……………………………………………………………....26 4．2同步写FIFO测试……………………………………………………….26 4．3同步读FIFO测试……………………………………………………….30 4．4同步读写FIFO测试…………………………………………………….31 第五章 艾曼FPGA工作室开发板USB2CPLD软件设计…………………….….…….33 5．1 68013固件程序设计…………………………………………………….33 5．2 FPGA源代码设计………………………………………………………35 第六章 USB2FPGA硬件原理图…………………………………………..……...37 第七章 改板后注意的问题……………………………………………….……..…37 一．FX2特性介绍Cypress Semiconductor公司的EZ－USB FX2是世界上第一款集成USB2.0的微处理器，它集成了USB2.0收发器、SIE（串行接口引擎）、增强的8051微控制器和可编程的外围接口。FX2这种独创性结构可使数据传输率达到56Mbytes/s，即USB2.0允许的最大带宽。在FX2中，智能SIE可以硬件处理许多USB1.1和USB2.0协议，从而减少了开发时间和确保了USB的兼容性。GPIF（General Programmable Interface）和主/从端点FIFO（8位或16位数据总线）为ATA、UTOPIA、EPP、PCMCIA和DSP等提供了简单和无缝连接接口。CY7C68013结构图如图1所示。它有三种封装形式：56SSOP，100TQFP和128TQFP。 ★ 内嵌480MBit/s的收发器，锁相环PLL，串行接口引擎SIE——集成了整个USB 2.0协议的物理层。 ★ 为适应USB 2.0的480MBit/s的速率，FIFO端点可配置成2，3，4个缓冲区。