基于FLEX10K10的EDA实验箱硬件的设计.pdfVIP

1■■ 维普资讯 科技情报开发与经济 SCI-TECHINFORMATIONDEVELOPMENT＆ECONOMY 2007年 第 17卷 第3期 文章编号：1005-6033(2007)03—0232—03 收稿 日期：2006—08—05 基于FLEX10K10的EDA实验箱硬件设计 骆震波 (常州冶金技师学院，江苏常州，213019) 摘 要：介绍了EDA和FPGMCPLD。详细说明了由Altera公司FLEX10K10芯片构成 的EDA实验箱硬件设计。 关键词：EDA；_GA，CPLD；FLEx10Kl0；实验箱；硬件设计 中圈分类号：TN710 文献标识码 ：A 现场可编程门阵列 (FPGA)与复杂可编程逻辑器件(CPLD)都是可编 程逻辑器件，它们是在 PAL．GAL等器件的基础之上发展起来的，是目前 1 FLEX10K10芯片的特点和内部结构 硬件设计研究的热点。与传统电路没计方法相比，FPGA／CPLD具有规模 FLEXIOK系列器件是嵌入式的PLD，具有高密度、低成本、低功率等 大、功能强、投资小、周期短。可反复编程修改、保密性能好。开发工具智能 特点。可用于ASIC(专用集成电路)芯片的设计。 化等特点，特别是随着电子工艺的不断改进，低成本 FPGA／cP1_D器件推 1．1 主要特点 陈出新，这一切促使FPGMCPLD成为当今硬件设计的首选方式之一。可 (1)嵌入式可编程逻辑器件。提供了在单个器件中的系统集成。 以说FPGA，CPLD设计技术是当今硬件工程师与Ic工程师的必备技能。 (2)高密度。 FPGA基本由6部分组成，分别为可编程输入，输出单元、基本可编 (3)低功耗，遵守全PC1总路线，内带JTAG(联合测试行动组)边界 程逻辑单元、嵌入式块 RAM、丰富的布线资源、底层嵌入功能单元和内 扫描电路；通过外部EPROM、集成控制器或JTAG接 口实现在电路可重 嵌专用硬核等。输入脯 出(InputO／utput)单元是芯片与外界电路的接口 构等。 部分，完成不同电气特性下对输入／输出信号的驱动与匹配需求。基本可 (4)灵活的内部连接。 编程逻辑单元是可编程逻辑的主题，可以根据设计灵活地改变其内部连 (5)增强功能的YO引脚。 接与配置，完成不同的逻辑功能。CPLD的结构相对比较简单，主要由可