数字闹钟系统EDA课程设计.docVIP

课 程 设 计 报 告 书 所属课程名称 《EDA技术及应用》课程设计 题 目 　　 数字闹钟系统设计　　　　　　　　 　　　 分 院 　　 　　 专业班级 15级电信1班 学　　号 　 　　　 　　 　 学生姓名 　 　 　　 　　　 指导教师 　　 课 程 设 计（ 论 文 ）任 务 书 一、课程设计（论文）题目 数字闹钟系统设计 二、课程设计（论文）工作：自 2018 年1 月 8 日起至 2018 年 1 月 10 日止。 三、课程设计（论文）的内容要求： 设计一个24小时制的数字闹钟，该数字闹钟包括几个组成部分： （1）显示屏：由7段数码管组成； （2）YES（确认）键：用于输入新的时间或新的闹钟时间； （3）TIME（时间）键；用于确定新的时间设置； （4）ALARM（闹钟）键：用于确定新的闹钟时间设置或显示已设置的闹钟时间； （5）扬声器：在当前时钟时间与闹钟时间相同时，发出蜂鸣声； 目　录 课程设计内容及要求................................... 程序设计目的.......................................... 程序实现思路.......................................... 程序清单（或正文）.................................. 课程设计心得.......................................... 参考文献（资料）..................................... 程序设计目的 随着EDA技术的发展和应用领域的扩大与深入，EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出。EDA技术就是依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件，自动地完成逻辑优化和仿真测试，直至实现既定的电子线路系统功能。本课设基于VHDL硬件描述语言并选用合适的可编程逻辑器件设计一个数字 1）CLK为外部时钟信号，RESET为复位信号。 2）当YES为高电平，表示用户选择了某个与置数字。 3）当TIME_BUTTON为高电平时，表示用户按下TIME键。 (5)SEG7是数据动态扫描显示的公共七段数码显示管驱动端;LEDW是数码管的位选择端,它经过外接的3-8译码器译码后接数码管的公共端COM(6)?SOUND?ALARM用于控制扬声器发声,当?SOUND?ALARM=1时,扬声器发出蜂鸣,表示到了设定的闹钟时间。根据系统的设计要求,整个系统可分为闹钟控制器、预置寄存器、分频电路、时间计数器、闹钟寄存器、显示驱动控制器等6个模块,各个模块的作用介绍如下(1)闹钟控制器(?CONTROL):它是整个系统正常有序工作的核心,按设计要求产生相应的控制逻辑,控制其他各部分的协调工作。(2)预置寄存器(?KEYBUFFER):这时一个预置数字产生器和移位寄存器的结合体。通过对YES进行操作,选择欲输入的数字;暂存用户输入的数字,并且用户每输入一个数字,暂存数字移位一次,实现用户输入的数字在显示器上从右到左的依次显示(3)分频电路(?DIVIDER):将较高速的外部时钟频率分频成每秒一次的时钟频率,以便进行时钟计数(4)时间计数器(?OUNTER):这实际上是一个异步复位、异步置数的累加器,通常情况下进行时钟累加计数,必要时可置入新的时钟值,然后从该值开始新的计数(5)闹钟寄存器(REG):用于保存用户设置的闹钟时间,是一个异步复位寄存器。(6)显示驱动器(?DRIVER):根据需要显示当前时间、用户设置的闹钟时间或用户输入的预置时间,同时判断当前时间是否已到了闹钟时间,这实际上是一个多路选择器和比较器的结合体。具体数据的显示采用的是动态扫描显示方式 第4章 程序清单或正文 1）程序包P_ALARM： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; PACKAGE P_ALARM IS SUBTYPE T_DIGITAL IS INTEGER RANGE 0 TO 9; SUBTYPE T_SHORT I