数字电子技术第三章节.doc

一、填空题 1．OC，电源，负载。 2．饱和区，转折区，线性区，截止区。 3．高电平，低电平，高阻。 4．单，双极。 5．低，简单 ，大规模。 6．74LS，兼容。 7．与门阵列，或门阵列。 8．与门阵列，或门阵列，输出逻辑宏单元。 9．复杂可编程逻辑器件，现场可编程门阵列。 二、分析与计算题 1. 如何判断晶体三极管处于、饱和和截止状态？1）放大状态：静态工作点设置在线性放大区，工作在小信号条件下。发射结为正向偏置（对NPN管VBE0），集电结为反向偏置（对NPN管VBC0）。集电极电流IC与基极电流IB成正比（IC=βIB）。 （2）饱和状态：静态工作点处于饱和区，工作在大脉冲信号条件下。发射结和集电结均处于正向偏置。IC=IC(sat) βIB IC(sat)≈VCC/RC。管压降VCE(sat)≈0。（对NPN硅管VBE=0.7V，VCE(sat)≤0.3V3）截止状态：静态工作点处于截止区，对NPN硅管VBE≤0V。发射结和集电结均处于反向偏置。IB≤0，IC≤ICEO≈0。VCE≈CC。 2.TTL与非门有哪些主要外部特性?TTL与非门有哪些主要参数？ 输出高电平电压输出低电平电压关门电平电压开门电平电压阈值电压噪声容限3.什么是线与？什么是总线结构？如何用三态输出门实现数据双向传输？通过数据传送通路进行归并，将多个信息源分时传送数据流到多个目的地的传输通路。. CMOS反相器的电路结构?CMOS反相器有哪些特点？CMOS反相器是由一个增强型NMOS管TN和一个PMOS管TP按互补对称形式连接而成。两管的栅极相连作为反相器的输入端，漏极相连作为输出端，TP管的衬底和源极相连接电源VDD，TN管的衬底与源极相连后接地，一般地VDD(UTN+|UTP|)，(UTN和|UTP|是TN和TP的开启电压)。 CMOS反相器具有以下几个特点： （1）无论输入是高电平还是低电平，TN和TP两管中总是一个管子截止，另一个导通，流过电源的电流仅是截止管的沟道泄漏电流，因此，静态功耗很小。 （2）两管总是一个管子充分导通，这使得输出端的等效电容能通过低阻抗充放电，改善了输出波形，同时提高了工作速度。 （3）由于输出低电平约为0V，输出高电平为VDD，因此，输出的逻辑幅度大。 5. CMOS传输门的电路结构?如何实现高、低电平的传输？ 。如果输入信号ui的变化范围为0~VDD，控制端C与的高电平设置为VDD，低电平设置为0。并将TN的衬底接低电平0V，TP的衬底接高电平VDD。 传输门的通过对控制端C与接高低电平不同从而实现信号的传输： （1）当C端接高电平VDD时，接低电平0V时，若0ui(VDD-UTN)，TN导通；若，TP导通，可见ui在0~VDD的范围变化时，TN和TP中至少有一个导通，将输入电压传到输出端，uo=ui。 （2）当C端接低电平0V时，接高电平VDD时ui在0~VDD的范围变化时，TN与TP都截止，输出呈高阻状态，输入电压不能传到输出端，相当于开关断开。. CMOS集成门电路与TTL集成门电路相比各有什么特点? TTL电路的速度快，传输延迟时间短，但是功耗大。7.当TTL门电路驱动CMOS门电路时，是否需要加接口电路？ 解：一般情况下，TTL门路驱动CMOS门由于电压不兼容，需加接口电路。但当TTL驱动CMOS—HCT时，由于电压参数兼容，不需另加接口电路。 8. 在74系列与非门组成的电路中，如题图3.1所示，试求门G1能驱动多少同样的与非门。要求G1输出的高、低电平满足UOH≥3.2V， UOL≤0.4V。与非门每个输入端的输入电流为IIL≤-1.6mA，IIH≤40μA。UOL≤0.4V时输出电流的最大值为IOL(max)=16mA，UOH≥3.2V时输出电流的最大值为IOH（max）= -0.4mA。G1的输出电阻可忽略不计。 题图3.1 解： 当UO=UOL=0.4V时，可求得： 当UO=UOH=3.2V时，可求得： 故G1能驱动5个同样的与非门。 9. 电路如图3.2（a）、（b）、（c）、（d）所示，试找出电路中的错误，并说明原因。 （a） （b） （c） （d） 题图3.2 解：图(a)：电路中多余输入端接“1”是错误的，或门有一个输入为1，输出即为1。 图(b)：电路中多余输入端接“0”电平是错误的，与门输入有一个为0，输出即为0。。 图(c)：电路中两个与门输出端并接是错误的，会烧坏器件。因为当两个与非门的输出电平不相等时，两个门的输出级形成了低