第03章节+逻辑门电路.ppt

逻辑门电路 的分类*1、按所采用的半导体器件进行分类 2、按集成电路规模的大小进行分类 §3.2 分立元件门电路 数字电路的基础是　二极管　和　三极管　。 二极管和三极管时而导通，时而截止，因此就形成了高电平和低电平（逻辑1和逻辑0） 一、二极管1. 二极管的开关特性 二极管具有单向导电性 当外加正向电压时导通 VF≥0.7v 外加反向电压时截止 VF≤0.1v 故其相当一只受输入电压控制的开关 当外加电压由正向突然变为反向时，把反向电流从峰值衰减到峰值的十分之一所经过的时间定义为反向恢复时间。 2. 二极管门电路 二极管与门 二极管或门 二、三极管 三极管的开关特性 三极管可分别工作在饱和区、放大区、及截止区 开关电路中，三极管分别工作 饱和区：相当于开关闭合 截止区：相当于开关断开 §3.3 TTL 集成逻辑门电路 一*、典型TTL与非门 三*、 TTL与非门集成电路芯片 §3.4 其它类型的TTL逻辑门电路 ——OC门和TS门一、集电极开路门(OC门) 集电极开路门(OC门) 上拉电阻RL的选择 假设有 m个OC门 直接并联，输出端带有 n个TTL与非门 作为负载 应如何选择上拉负载电阻RL，才能保证 输出　高电平　不低于　规定的　VOHmin 输出　低电平　不高于　规定的　VOLmax 规定的最高输出低电平和最低输出高电平 VOHmin = 2.4 v VOLmax = 0.4 v 上拉电阻RL的最大值 m个OC门都输出高电平线与的结果为高电平 为保证并联输出的高电平不低于规定VOHmin的值，所以 RL不能太大 则∵ 而 ∴ 其中 2. 上拉电阻RL的最小值 其中 二、三态输出门(TS门) 例 ）X=X3X2X1X0为8421BCD码，设计一 个MOD5选择电路，要求选择那些能 被5整除的数输出。 二*、CMOS门电路 1.CMOS与非门 2. CMOS或非门 三、其他CMOS门电路 漏极开路输出门（OD门） 线与 与OC门类似 CMOS传输门（TG门） 注： 带*的为附加阅读内容 ? 阵列封装 · 针式阵列 （PGA） · 球栅阵列 （BGA） OC门(Open Collector Gate ）特点： 是一种输出端可以直接相互连接的特殊逻辑门 —— “线与” OC门电路将一般TTL与非门电路的推拉式输出级改为三极管集电极开路输出。 集电极开路与非门只有在外接负载电阻 RL 和电源 U’CC 后才能正常工作。 集电极开路与非门的应用广泛： 可实现“线与”逻辑 直接驱动发光二极管 直接驱动干簧继电器等 OC门 例：下图所示电路中，只要有一个门输出为低电平，输出F便为低电平；仅当两个门的输出均为高电平时，输出F才为高电平。即  F=F1 · F2=A1B1C1 · A2B2C2 该电路实现了两个与非门输出相“与”的逻辑功能。 由于该“与” 逻辑功能是由输出端引线连接实现的，故称为线与 逻辑。 OC门的应用 OC门的应用 OC门的应用 m ：并联的OC门个数 p ：负载门（TTL与非门）输入端的个数 IOH ：OC门输出管截止时的漏电流 IIH ：负载门每个输入端为高电平时的输入 漏电流 VCC ：负载电源 RL ：上拉电阻 IRL ： RL上的电流 m个OC门只有一个导通，输出低电平，其它截止，线与的结果为低电平 为保证在所有的负载电流全部流入唯一导通的OC门时，输出的低电平低于规定VOLmax的值，则 RL不能太小 ∵ ∴ n ：负载门（TTL与非门）的个数 IOL ： OC门导通时所允许的最大负载电流 IIS ： TTL与非门输入短路电流（无论一个门有多少个输入端接在输出端上） 输出高电平、输出低电平和高阻状态 三态输出门简称三态门(Three state Gate) 三态门不是指具有三种逻辑值。 工作状态 禁止状态(隔离状态) TS门有三种输出状态： 三态门经常作为输出级与其它逻辑电路集成为一个逻辑器件 最简单的器件有三态恒等门、三态非门、三态与非门等，商品名称为缓冲器（驱动门）。 如何使电路处在工作状态和禁止状态？ 通过外加控制信号！ TS门 EN=0：二极管D反偏，此时电路功能与一般与非门无区别，输出 ； EN=1：因T1有一个输入端为低，使T2、T5截止;又由于二极管导通，使T3的基极电位变低，致使T3、T4也截止。输出F便被悬空，