第6章节时序逻辑电路(全).doc

第6章 时序逻辑电路 内容摘要 本章系统讲授时序逻辑电路的基本工作原理和分析、设计方法。从电路结构和逻辑功能等方面概要地讲述了时序逻辑电路的特点、分类及其逻辑功能的表示方法。详细介绍了时序逻辑电路电路的具体分析方法和步骤。重点讲述了同步时序逻辑电路的设计方法和设计步骤，包括原始状态表的建立、状态表的化简、状态分配、求取驱动方程等。分别介绍了计数器、寄存器、顺序脉冲发生器及序列信号发生器等各类常用中规模时序集成逻辑器件的工作原理和使用方法。 时序逻辑电路概述 时序逻辑电路特点 逻辑电路有两大类：一类是组合逻辑电路；另一类是时序逻辑电路。组合逻辑电路的输出只与当时的输入有关，而与电路以前的状态无关。时序逻辑电路是一种与时序有关的逻辑电路，它以组合电路为基础，又与组合电路不同。时序逻辑电路的特点是，在任何时刻电路产生的稳定输出信号不仅与该时刻电路的输入信号有关，而且还与电路过去的状态有关。所以时序逻辑电路都是由组合电路和存储电路两部分组成。下面分析图6-1所示的电路说明时序逻辑电路的特点。 电路由两部分组成：一部分是由一位全加器构成的组合电路，一部分是由D触发器构成的存储电路。Ai，Bi为串行数据输入，Si-1为串行数据输出。A0，B0作为串行数据输入的第一组数送入全加器，产生第一个本位和输出S0及第一个进位输出C0，当CP上升沿到达时，C0作为D触发器的驱动信号到达Q端，成为全加器第二次相加的Ci-1信号。可见，全加器执行Ai，Bi，Ci-1三个数的相加运算，D触发器负责记录下每次相加后的进位结果。由以上分析可知，图6-1的逻辑功能是串行加法器。它的结构、特点与组合电路完全不同。 时序逻辑电路的结构如图6-2所示，它由组合逻辑和存储电路两部分构成。图中X(x1,x2,…,xi)为时序电路的外部输入；Y（y1，y2，…，yj）为时序电路的外部输出；Q（q1，q2,…, ql）为时序电路的内部输入（或状态）；Z（z1，z2，…，zk）为时序电路的内部输出（或称驱动）。 时序电路的组合逻辑部分用来产生电路的输出和驱动，存储电路部分是用其不同的状态（q1，q2,…, ql）来“记忆”电路过去的输入情况。时序电路就是通过存储电路的不同状态，来记忆以前的状态。设时间t时刻记忆元件的状态输出为Q （q1,q2,…,ql），称为时序电路的现态。那么，在该时刻的输入X及现态Q的共同作用下，组合电路将产生输出Y及驱动Z。而驱动用来建立存储电路的新的状态输出，用图6-2所示时序电路逻辑功能的一般表达式为表示，称为次态。 这样时序电路可由下述表达式描述： n=1,2,…,j （6-1） p=1,2,…,k （6-2） m=1,2,…,l （6-3） 式（6-1）称为输出方程，式（6-2）称为驱动方程（或激励方程），式（6-3）称为状态方程。上述方程表明，时序电路的输出和次态是现时刻的输入和状态的函数。需要指出的是，状态方程是建立电路次态所必需的，是构成时序电路最重要的方程。 时序逻辑电路分类 时序电路可以分为两大类：同步时序电路和异步时序电路。同步时序电路中，电路的状态仅仅在统一的时钟信号控制下才同时变化一次。如果没有时钟信号，即使输入信号发生变化，它可能会影响输出，但不会改变电路的状态。 在异步时序电路中，存储电路的状态变化不是同时发生的。这种电路中没有统一的时钟信号。任何输入信号的变化都可能立刻引起异步时序电路状态的变化。 此外，有时还根据输出信号的特点将时序电路划分为米利（Mealy）型和穆尔（Moore）型两种。米利型电路的输出信号不仅取决于存储电路的状态，而且还取决于输入变量。米利型电路的输出是输入变量和现态的函数。而在穆尔型电路中，输出信号仅仅取决于存储电路的状态。可见，穆尔型电路只不过是米利型电路的一种特例而已。 鉴于时序电路在工作时是在电路的有限个状态之间按一定的规律转换的，因此在有些文献中又将时序电路称为有限状态机（Finite State Machine）或算法状态机（Algorithmic State Machine）。它是一个从实际中抽象出来的数学模型，用来描述一个系统的操作特性。 由于时序逻辑电路与组合逻辑电路在结构和性能上不同，因此在研究方法上两者也有所不同。组合电路的分析和设计所用到的主要方法是真值表，而时序电路的分析和设计所用到的工具主要是状态转换表（简称状态表）和状态图。 时序电路逻辑功能表示方法 时序电路中用“状态”来描述时序问题。使用“状态”概念后，我们就可以将输入和输出中的时间变量去掉，直接用表示式来说明时序逻辑电路的功能。所以“状态”是时序电路中非常重要的概念。 我们把正在讨论的状态称为“现态”，用符号Q表示；把在时钟