应用笔记126用软件实现Wire通信-MaximIntegrated.PDFVIP

应用笔记126 用软件实现1-Wire 通信 引言 ® 在没有专用总线主机的情况下，微处理器可以轻松地产生1-Wire 时序信号。本应用笔记给出了一 个采用 ‘C’语言编写、支持标准速率的1-Wire主机通信基本子程序实例。此外，本文也讨论了高 速通信模式。要使该实例中的代码正常运行，系统必须满足以下几点要求： 1. 微处理器的通信端口必须是双向的，其输出为漏极开路，且线上具有弱上拉。这也是所有1-Wire 总线的基本要求。关于简单的1-Wire 主机微处理器电路实例，请参见 1-Wire 网络可靠设计指 南 (应用笔记148)的附录A 。 2. 微处理器必须能产生标准速度1-Wire 通信所需的精确1µs 延时和高速通信所需要的0.25µs 延 时。 3. 通信过程不能被中断。 1-Wire 总线有四种基本操作：复位、写 1 位、写 0 位和读位操作。在产品资料中，将完成一位传 输的时间称为一个时隙。于是字节传输可以通过多次调用位操作来实现，下表 1 是各个位操作的 简要说明以及实现这些操作所必须的步骤列表。图 1 为其时序波形图。表2 给出了通常线路条件 下1-Wire 主机与 1-Wire 器件通信的最短、最长和推荐时间。如果与 1-Wire 主机相连的器件比较 特殊或者线路条件比较特殊，则可以采用最小值或最大值。 表1. 1-Wire 操作 操作 描述 实现步骤 写1 位 向1-Wire 从机写入比特‘1’把总线拉为低电平，并持续A ； （写1 时隙） 释放总线，延时B。 写0 位 向1-Wire 从机写入比特‘0 ’把总线拉为低电平，并持续C； （写0 时隙） 释放总线，延时D。 读位 从1-Wire 从机读取一位（读 把总线拉为低电平，并持续A ； 时隙） 释放总线，延时E； 主机对总线采样，以读取从机上的数据 延时F 复位 复位 1-Wire 总线上的从机 延时G； 器件，使其作好准备以接收 把总线拉为低电平，并持续H； 命令。 释放总线，延时I； 主机对总线采样，0 表示总线上有应答，1 表示无应答； 延时J 。 1-Wire 是Dallas Semiconductor 的注册商标。 1 of 9 091305 AN126 图1. 1-Wire 时序图 Write 1 Waveform Legend Master A B Resistor pull-up