§8.1 半导体存储器.pptVIP

* 一、存储器分类 存储器 磁表面M (外存) 半导体M (内存) 软磁盘(5? 、3.5、8) 硬磁盘(10MB,20MB,100MB, …) 磁带机 RAM ROM SRAM(不需刷新) DRAM(需要刷新) Masked ROM PROM EPROM E2PROM (非易失) (易失) Flash ROM 第8章 半导体存储器 二、存储器主要技术指标 1. 存储容量 存贮器可容纳的二进制信息量，以存储单元的总位数表示，即：存储容量＝2N?M 2. 存储速度 (1) 存储时间TA(Access Time)，启动一次操作到完 成该操作所用的时间。 (2) 存储周期TMC(Memory Cycle)：启动两次独立的 存储操作所需的最小间隔时间。 3. 可靠性 可靠性一般是指对电磁场及温度变化等的抗干扰能力。通常用MTBF(Mean Time Between Failures)—平均故障间隔时间来衡量，采用纠错编码技术可提高MTBF。 4. 性能/价格比 综合指标，对上述三项及价格的综合评定，不同用途的存储器有不同的要求。 地址译码器 存储体 三态 数据 缓冲器 A1 A0 An D1 D0 Dn 逻辑控制 CS RD WR 8.1 RAM 一、RAM基本结构 二、RAM存储单元 1. SRAM 1) 单元电路 利用半导体集成F/F构成的6管MOS SRAM电路如下图所示。 行地址 译码线X T3 T4 T2 T1 T5 T6 列地址 译码线Y T7 T8 D D Vcc A B D D 进行读写时，行、列地址译码线X，Y均为高电平，这样T5~T8均导通，A，B与数据总线D，D接通。 写入时，写入数据从D，D输入。若写入“1”，则D=1，D=0，通过T7，T8管及T5，T6管分别与A，B端相连，使A端为高电平，迫使T2导通，T1截止，当输入撤销后，T5～T8截止，信息可保持。写入“0”的过程类似； 读出时，A，B端的电平通过T5～T8反映到D，D上，完成读出操作。 2) SRAM芯片 (1) Intel 2114, 1K ? 4 (2) HM6116, 2K×8(3) 6264C, 8K?8 利用电荷积累存贮二进制“0”和“1”，读出或长时间保存时，因电荷泄漏，原保存信息会丢失，因此是易失性存贮元件，需定时再生重写，即刷新(Refresh)。但DRAM存贮信息使用的管子少，集成度高，可做成大容量集成芯片。 2. DRAM 1) 基本存贮单元(Shell) DRAM的基本存贮单元电路如下图所示。 只有一个门控管Ts，信息存贮在极间电容Cs上。当Cs充有电荷时，表示“1”，无电荷时为“0”。由于Cs上表示“1”的电平太低，只有0.2V，读出时Cs还要与数据线上的电容CD分压，真正输出的高电平只有0.1V左右。另外，Cs上信号被读出之后， “1”电 平也由0.2V变为0.1V，所以这种电路是一种破坏性读出电路，读出后必须重写。因此一般用单管动态单元 Y选择线 X选择线 数据线 Ts CD Cs T2 位线 刷新放大 电路 2) DRAM芯片 组成的DRAM芯片中，备有灵敏的再生放大器，用来实现存储单元信息的放大和动态刷新。 DRAM的内部结构与SRAM一样。但由于DRAM的容量较大，使用地址线较多，考虑到芯片的封装，一般地址线采用行，列复用的方法，即将全部地址分成行地址(ROW Address)和列地址(Column Address)，行列地址均从同一组引脚上输入，内部分别有行，列地址锁存器，为了区别何时为行，何时为列，增加了行地址选通(Row Address Stroble)和列地址选通(Column Address Stroble)信号，均 低电平有效，简写为RAS，CAS，行地址相当于选择字驱动，列地址相当于位驱动。由于刷新工作只是对数据字的再生，而不读出数据，因此刷新只和行地址有关，即在RAS有效时选择行地址，就可以同时刷新芯片内的一行存储单元。 动态RAM芯片有字结构，位结构，集成度有64k?1，256k ? 1，256k ? 4，1024k ? 1等。 例1. Intel 2164 容量64k ?1，封装形式：双列直插16脚，地址：A0~A7 为地址引脚，RAS，CAS，数据DIN，DOUT 控制信号WE。 256k ?1，基本情况同上，多一个地址引脚A8。 例2. 50256 若相继两行刷新时间间隔为TR，行数为LN，则： T=TR?LN2ms 3) DRAM的刷新 (*) 一般刷新间隔2ms，刷新一行的时间称刷新周期。 （i）自动刷新 刷新控制电路集成在芯片内部，当外加一个REFRESH信号时，刷新一行且行数加1，MCM6