第四章存储器 微机原理与接口技术 教学课件.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * OE A0 A14 OE CE ~ D0 D7 ~ A0 A14 OE CE ~ D0 D7 ~ CE A0 A14 ~ ??? ??? D0 D7 ~ D8 D15 ~ ??? ??? 位扩展连接方法： 求出组成存储器模块所需芯片数，按下列步骤连接信号线: （1）芯片的地址线全部并联且与地址总线相应位连接； （2）不同芯片的数据线连接到数据总线不同位上。 （3）读写控制信号并联，连接到控制总线的存储器读写 控制线上; （4）片选信号线并联，连接到地址译码器的输出端； * 4.3.2 字节数的扩充(字扩展) 字扩展：存储单元数的扩展。 例如：用两片32K×8b的EPROM芯片27C256，构成 64K×8b的EPROM子系统。 目录 A0 A14 OE CE ~ D0 D7 ~ 27C256 目录 OE A0 A14 OE CE ~ D0 D7 ~ A0 A14 OE CE ~ D0 D7 ~ CE0 CE1 A0 A14 ~ ??? ??? D0 D7 ~ ??? ??? 字扩展的方法： 求出组成存储器模块所需芯片数，按下列步骤连接信号线: （1）芯片的地址线并联到地址总线对应位上。 （2）各芯片的数据线并联，接至相应的系统数据总线。 （3）读写控制信号并联后与控制总线中相应的信号连接。 （4）各个芯片的片选信号连接译码器的不同输出端。 * 4.3.3 字位全扩展 如果存储器的字数和位数都不能满足系统存储器的要求，就要进行字和位全扩展。 假设一个存储器容量为M×N位，所用的芯片规格是L×K位。组成这个存储器模块共需（M×N）/（L×K）＝（M/L）×（N/K）个存储芯片。 目录 例：用 1K × 4b存储芯片组成 4K × 8b 的存储器。 需要芯片的个数：（4K/1K）×（8b/4b）= 4×2 = 8片 A0 A9 WE OE CE ~ D0 D3 ~ D7 D0 …… CE0 CE1 CE2 CE3 A11 A10 片选 译码 A9 A0 ... ... … … … ... ... ... ... 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 WE OE 需要芯片的个数：（64K/32K）×（16b/8b）= 2×2 = 4片 A0 A14 OE CE ~ D0 D7 ~ 例如：用32K×8b的EPROM芯片27C256，构成64K×16b的EPROM子系统。 A14 A0 ... … ... ... ... 32K×8b 32K×8b 32K×8b 32K×8b OE CE2 A15 CE1 … D0 D7 … D8 D15 … … … … * 4.4 微型机系统中存储器的体系结构 1、层次化的概念 层次化：指把各种速度不同、容量不同、存储技术也可能不同的存储设备分为几层，通过硬件和管理软件组成一个既有足够大的空间又能保证满足CPU存取速度要求且价格适中的整体。 4.4.1 层次化的存储器体系结构 目录 3、层次化的实现 将主存储器往上下两方向扩充构成层次化存储器，即用Cache、内存和辅存构成层次式的存储器，按使用频度将数据分为不同档次放在不同存储器中，不同层次的存储器间可互相传输。 2、层次化的提出 1）早期主存储器是DRAM构成的内存，随着CPU升级，存储速度不能与之匹配； 2）SRAM速度快，价格高。 速度最快，SRAM类型，价格高，容量小。存放使用最频繁容量较小的程序和数据。 速度较快，容量较大。存放较常使用的程序和数据。 即外存，速度慢，容量大。存放不太常用且容量较大的程序和数据。 速度降、容量增 2）内存－辅存层次：解决大容量、低成本的矛盾。 采用虚拟存储技术实现内存和辅存之间的映射。 1）Cache－内存层次：解决CPU和主存之间的速度匹配问题 。 采用高速缓存技术实现Cache和内存之间的映射。 * 4.4.2 16位微机系统的内存组织 目录 1、8086存储 空间组成 奇地址存储体，与数据总线的高8位连 偶地址存储体，与数据总线的低8位连 BHE作为体选信号连接奇地址存储体； A0作为体选信号连接偶地址存储体； BHE A0＝1 0：按字节访问偶地址存储体，数据在D7～D0传输；BHE A0＝0 1