虚拟存储器-西安培华学院教务管理中心.ppt

2、SRAM的结构 2、SRAM的结构 CPU主存之间的数据传输都必须经过Cache控制器，Cache控制器将来自CPU的数据读写请求，转向Cache存储器，如果数据在Cache中，则CPU对Cache进行操作，称为一次命中。命中时，CPU从Cache中读写数据，则CPU与Cache达到同步。 若数据不在Cache中，则CPU对主存操作，称为一次失败。失败时，CPU必须在其机器周期中插入等待周期。 5.3.4主存与cache的地址映射 　 　 cache的容量很小，它保存的内容只是主存内容的一个子集，且cache与主存的数据交换是以块为单位。 地址映射即是应用某种方法把主存地址定位到cache中。 地址映射方式有全相联方式、直接方式和组相联方式三种 1.直接映射方式 是一种多对一的映射关系，但一个主存块只能拷贝到cache的一个特定行位置上去。 　　cache的行号i和主存的块号j有如下函数关系：i=j mod m　　（m为cache中的总行数） 直接映射方式的示意图演示  直接映射方式的优点是硬件简单，成本低。 缺点是每个主存块只有一个固定的行位置可存放,容易产生冲突。因此适合大容量cache采用。 2.全相联映射方式 　　 主存中一个块的地址与块的内容一起存于cache的行中，其中块地址存于cache行的标记部分中。 这种方法可使主存的一个块直接拷贝到cache中的任意一行上，非常灵活。 它的主要缺点是比较器电路难于设计和实现,因此只适合于小容量cache采用。 全相联映射的示意图演示 3.组相联映射方式 　　 这种方式是前两种方式的折衷方案。这种方法将存储空间分成若干组，各组之间为直接映射，而组内各块之间则为全相联影射。 它将cache分成u组，每组v行，主存块存放到哪个组是固定的，至于存到该组哪一行是灵活的，即有如下函数关系： m＝u×v 　　　 组号　q＝j mod u 组相联映射的示意图演示。 3.组相联映射方式 　　 组相联映射方式中的每组行数v一般取值较小，这种规模的v路比较器容易设计和实现。而块在组中的排放又有一定的灵活性,冲突减少。 5.4.2 实地址和虚地址 物理地址（实地址即主存地址） 由CPU地址引脚送出，用于访问主存的地址。 虚拟地址（逻辑地址） 由编译程序生成的，是程序的逻辑地址，其地址空间的大小受到辅助存储器容量的限制。 程序局部性原理 主存-外存层次和cache - 主存层次用的地址变换映射方法和替换策略是相同的，都基于程序局部性原理。 它们遵循的原则是：　 ①把程序中最近常用的部分驻留在高速的存储器中。 ②一旦这部分变得不常用了，把它们送回到低速的存 储器中。 ③这种换入换出是由硬件或操作系统完成的，对用户 是透明的。 ④力图使存储系统的性能接近高速存储器，价格接近 低速存储器。 　　显存容量的大小决定着显存临时存储数据的能力，在一定程度上也会影响显卡的性能。显存容量也是随着显卡的发展而逐步增大的，并且有越来越增大的趋势。显存容量从早期的512KB、1MB、2MB等极小容量，发展到8MB、12MB、16MB、32MB、64MB、128MB，一直到目前主流的256MB、512MB和高档显卡的1024MB，某些专业显卡甚至已经具有2GB的显存。 二、特殊存储器 　　1. 显示存储器(VRAM) 　 CMOS RAM采用CMOS工艺制成，功耗很少。在断电后，它由电容电池(或钮扣电池)等供电，维持内存信息。开机后，由CPU读取以明确硬件环境，便于正常工作。 　　 　　2. ?CMOS RAM RD WE A13 A0 … 2、字扩展 16k×8位 64k×8位 单元个数的扩展： 　地址线、读写信号线和数据线并联,片选线单独引出 地 址 译 码 器 Y3 Y2 Y1 Y0 B A A15 A14 D7 … D0 WE CE RD P0 16K×8位 WE CE RD P1 16K×8位 WE CE RD P2 16K×8位 WE CE RD P3 16K×8位 上 页 下 页 返 回 A15 A14 　 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 上图中各芯片的地址范围： D7 D0 RD WE A13 A0 … 地 址 译 码 Y3 Y2 Y1 Y0 B A A15 A14 WE CE RD P0 16K×8位 WE CE RD P1 16K×8位 WE CE RD P2 16K×8位 WE CE RD P3 16K×8位 P0 P1 P2 P