《流水灯》设计.PDFVIP

FPGA 培训专家 《流水灯》设计 至芯科技教研部 李昭 2017-3-25 联系QQ:984530288 至芯科技论坛 FPGA 培训专家 至芯科技官网： 至芯科技技术论坛： 至芯科技淘宝网址： /?spm a230r.7195193.1997079 397.2.9gJ436 至芯科技腾讯课堂： /course/list/%E8%87%B3%E8%8A%AF%E7%A7%91%E 6%8A%80 至芯科技-fpag交流群(QQ)：282124839 至芯科技fpga就业班火爆招生中，全国统一咨询热线：400-6810708 至芯科技论坛 FPGA 培训专家 《流水灯》设计 设计原理: 在以后的设计中，用的开发板都将是我们至芯科技自主设计的开 发板，我们的芯片用的是Cyclone4系列的EP4CE10F17C8，在以后的 设计中我们将不再讨论我们的开发板 今天的设计是流水灯，在单片机中我们也了解到流水灯的点亮， 不就是高电平或者低电平亮或者灭，然后通过依次的点亮LED灯，就 形成了流水 我们用的开发板的电路图如下 在点图中我们可以了解到我们的点亮电路，几个灯都是公用的是 至芯科技论坛 FPGA 培训专家 高电平也就是3.3V，所以只要给一个低电平就可以点亮我们的流水 灯 我们的开发板提供的晶振是50M 的，50M一个周期是20ns，我们 人眼能够分辨的的速度是45ms左右，也就是物体如果45ms移动一次 我们看清它是停一下走一下的，如果快于这个时间的话，那么我们看 到的物体的移动就是连贯的。我们要设计出人眼可以分辨的流水就需 要我们设计出大于这个时间灯亮灭，然后形成人眼可以分辨的流水。 本次我们的设计流水灯的流水时间是1s，那么我们就需要一个时 间寄存器，当计数到1s的时候我们点亮一个灯，等下一个1s来的时 候，我们点亮下一个等，然后形成流水，50M是20ns，1s是1hz，那 么我们需要计数50 000 000 值得提的是我们算计数的时间是一面的等式 ：计数 晶振 / 需 要的频率 ，计数的时间就是我们1hz的周期，那么计数到一半的时 候就是半个周期，我们可以在计数一半的时候clk 翻转，那么当技 计数到的时候就是占空比50%的1hz的周期 设计架构图: 至芯科技论坛 FPGA 培训专家 设计代码: 设计模块 0 module led_run (clk, rst_n, led); 1 2 input clk, rst_n; 3 4 output reg [3:0] led; 5 6 reg [25:0] count; 7 reg clk_1hz; 8 9 always @ (posedge clk) 10 if(!rst_n) 11 begin 12 clk_1hz 1; 13 count 0; 14 end 15 else if(count (50_000_000 / 1 / 2 - 1)) //计数 16 count count + 1d1; 17