多功能数字钟电路设计-数电课程设计报告.docVIP

吉林建筑大学 电气与计算机学院 数字电子技术课程设计报告 设计题目： 多功能数字钟的电路设计 专业班级： 自动化141 学生姓名： 学 号： 指导教师： 设计时间： 2016.06.20－2016.07.01 多功能数字钟的电路设计报告 一、设计任务及要求 本课程设计的基本任务，通过指导学生循序渐进地独立完成数字电路 的设计任务，加深学生对理论知识的理解，有效地提高了学生的动手能力，独立分析问题、解决问题能力，协调能力和创造性思维能力。侧重提高学生在数字电路应用方面的实践技能，树立严谨的科学作风，培养学生综合运用理论知识解决实际问题的能力。学生通过电路的设计、安装、调试、整理资料等环节，初步掌握工程设计方法和组织实践的基本技能，逐步熟悉开展科学实践的程序和方法。 设计要求： 1.时钟显示功能，能够以十进制显示“时”、“分”、“秒”。 2.具有校时功能，可分别对“时”、“分”进行单独校时。 3.能用硬件成功实现以上各功能。 4.具有整点自动报时功能，整点前的6s自动发出鸣叫声，步长1s，每1s鸣叫一次，前五响是低音，最后一响为高音。 二、设计的作用、目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路 。因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。掌握数字钟的设计、组装与调试方法。熟悉集成电路的使用方法。 三、设计过程 1.方案设计与论证 1.1系统设计思路 能按时钟功能进行小时、分钟、秒计时，能调时调分，能整点报时，使用3个2位数码管显示。 1.2总体方案系统原理框图 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计时 的过程中必然会产生一定的误差，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图1所示为数字钟的一般构成框图。 图 1系统原理框图 该系统的工作原理是：振荡器产生的稳定高频脉冲信号，作为数字钟的时间基准，再经过分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器，小时计数器采用12进制计数，并通过一LED来提示上下午。计数器的输出经译码器送显示器。计时出现误差时可以用标准时电路进行校时、校分、校秒。扩展电路（整点报时系统）在主体电路正常运行的情况下才能进行扩展。 1.3振荡器电路 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。 图 2 石英晶体振荡器由集成逻辑门与RC组成的时钟源振荡器 图 3 门电路组成的多谐振荡器图 石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.7～2KΩ之间;对于CMOS门则常在10～100MΩ之间 图 4 74LS90内部逻辑框图 秒个位计数单元为10进制计数器，无需进制转换，只需将Ｑ0与ＣＰW（下降沿有效）相连即可。ＣＰR（下降沿有效）与1Hz秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰR相连。 秒十位计数单元为6进制计数器，需要进制转换,可以利用74LS90的有两个清零端的特点，在不用门电路的情况下实现10进制转6进制，具体电路见下面设计图。 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同。 时计数单元电路是一个“12翻1”的特殊进制计数器，即当数字钟运行到12时59分59秒，秒的个位计数器再输入一个脉冲时，数字钟应自动显示01时00分00秒，实现日常生活习惯用的计时规律。选用74LS192和74LS74实现。74LS192实现时个位的十进制，74LS74实现时十位的二进制，电路如图8所示。 1.6译码驱动及显示单元电路 译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器常用的有74LS48。74LS48是B