CH32加法器和数值比较器.ppt

第三章 组合逻辑电路 常用中规模组合逻辑器件：加法器、数值比较器、 编码器、译码器、多路选择器、多路分配器 讲述思路： 1、用基本、常用逻辑门设计各种功能电路。（重点：理解各种功能电路原理，组合逻辑电路分析、设计思路） 2、介绍一些专用的集成电路芯片。（重点：学会如何分析芯片功能和看懂功能表） 3、芯片的应用：级联扩展、一般应用 3.2 加法器和数值比较器 3.2.1 加法器 一、半加器和全加器 半加———不考虑低位来的进位的加法。最低位的加法 就是半加。 全加———考虑低位来的进位的加法。 1. 半加器（Half Adder） 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 真 值 表 函数式 Ai+Bi = Si (和) ? Ci (进位) 逻 辑 图 曾 用 符 号 国 标 符 号 Si Ai Bi =1 Ci Σ CO Si Ai Bi Ci HA Si Ai Bi Ci 函 数 式 2. 全加器（Full Adder） Ai + Bi + Ci -1 ( 低位进位 )= Si ( 和 ) ? Ci ( 向高位进位 ) A B Ci-1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Si Ci A B Ci-1 Si Ci 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 卡诺图 A BC 0 1 00 01 11 10 1 1 1 1 Si A BC 0 1 00 01 11 10 1 1 1 1 Ci 圈 “ 0 ” 最简与或式 圈 “ 1 ” 逻辑图 (a) 用与门、或门和非门实现 Σ CO CI Si Ai Bi Ci-1 Ci Σ Si Ai Bi Ci-1 Ci ≥1 1 1 1 Ai Si Ci Bi Ci-1 ≥1 (b) 与或非门、非门 ≥1 ≥1 1 1 1 Ci Si Ai Bi Ci-1 3. 集成全加器 TTL：74LS183 CMOS：C661 双全加器 1 2 3 4 5 6 7 14 13 12 11 10 9 8 C661 VDD 2Ai 2Bi 2Ci-1 1Ci 1Si 2Si 1Ci-1 2Ci 1Ai 1Bi VSS 74LS183 VCC 2Ai 2Bi 2Ci-1 2Ci 2Si VCC 2A 2B 2CIn 2COn+1 2F 1A 1B 1CIn 1F GND 1Ai 1Bi 1Ci-1 1Si 地 1Ci 1COn+1 双全加器74LS183 扩展应用：实现两位二进制数全加 A1A0 +B1B0 +C-1=S1S0+C1 74LS183 VCC 2Ai 2Bi 2Ci-1 2Ci 2Si VCC 2A 2B 2CIn 2COn+1 2F 1A 1B 1CIn 1F GND 1Ai 1Bi 1Ci-1 1Si 地 1Ci 一片74LS283完成四位二进制数全加： A3A2A1A0 +B3B2B1B0 +C-1=S3S2S1S0+C3 扩展应用：八位二进制数全加 一片74LS283完成四位二进制数全加： A3A2A1A0 +B3B2B1B0 +C-1=S3S2S1S0+C3 扩展应用：八位二进制数全加 二、加法器 实现多位二进制数相加的电路 1. 4 位串行进位加法器 C0 S0 B0 A0 C0-1 CO S CI C1 S1 B1 A1 CO S CI C2 S2 B2 A2 CO S CI C3 S3 B3 A3 CO S CI (2) 超前进位 得各位进位信号的逻辑表达式如下： CMOS： CC4008 TTL： 74283 74LS283 超前进位电路 Σ S3 Σ S2 Σ S1 Σ S0 C3 A3 B3 A2 B2 A1 B1 A0 B0 C0-1 CI CI CI CI 全加器的应用举例： 例 试用全加器构成二进制减法器。