计数、译码、显示与简易数字钟插板幻灯片.ppt

* 计数、译码、显示与多功能数字钟 一、实验目的 二、实验任务 三、数字钟的组成框图 五、实验报告要求 四、实验原理 一、实验目的 掌握中规模集成计数器CC40161的逻辑功能。 掌握计数、译码、显示电路的实现与调试方法。 掌握小规模数字系统装调方法。 采用中规模集成电路设计完成数字钟基本功能及扩展功能。 基本功能 1. 具有“秒”、“分”、“时”计时的功能，小时按计数器按24小时制； 2. 具有校时功能，能对“分”和“时”进行调整； 3. 具有手动输入设置定时闹钟的功能。 二、实验任务 扩展功能（选做3分） 1. 仿广播电台整点报时： 在59分(51、53、55、57)秒发出低音500Hz信号，在59分59秒时发出一次高音1kHz信号，音响持续1秒钟，在1kHz音响结束时刻为整点。 2. 报整点：几点敲几下。 其他功能：如显示日期等（可加分） 二、实验任务 三、数字钟的组成框图 数字钟电路系统由主体电路和扩展电路两大部分所组成 秒计数器计满60后向分计数器进位 分计数器计满60后向小时计数器进位 小时计数器按照“24进制”规律计数 计数器的输出经译码器送显示器 计时出现误差时可以用校时电路进行校时、校分、校秒 扩展电路必须在主体电路正常运行的情况下才能实现功能扩展 四、实验原理---时、分、秒计数器 分和秒计数器都是模M=60的计数器 其计数规律为00—01—…—58—59—00… 时计数器是一个24进制计数器 其计数规律为00—01—…—22—23—00… 即当数字钟运行到23时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为00时00分00秒。 4位二进制同步加计数器 表5.21.4 74LS161功能表 74LS161的逻辑功能 异步清零 使能： 保持/计数 数据输入置数 进位 同步置数 ET=CTTCTP CO=Q3Q2Q1Q0 ET CP 操作状态 0 x x x 清除 1 0 ? x 预置 1 1 ? 0 保持 1 1 ? 1 计数 (p161) 161的时序波形图 构成任意进制计数器的方法 利用同步预置?清零 利用异步清零 优点： 清零可靠 输出没有毛刺 缺点： 1010会出现几百纳秒，引起误动作，输出有毛刺 构成多位计数器的级联方法 优点：简单；缺点：速度较慢 六十进制计数器----串行进位（异步） 六进制计数器 十进制计数器 共阴七段显示器 译码显示电路 公共限流电阻 数字钟主体电路的设计参考 1．振荡器的设计：振荡器为数字钟提供时钟源。 可选用NE555构成多谐振荡器，使振荡频率f=1Hz，电路参数如图所示。输出端正好可得到1Hz的标准脉冲。 f=1.43/(RP+R1+R2)C1 2、秒、分计数器的设计 分计数器是模为60的计数器，其计数规律为00-01…-58-59-00…，选CD40161作六、十进制计数器，再将它们级联组成模数为60的计数器。 并行进位（同步） 数字钟主体电路的设计参考 *