3.课题2时序逻辑电路.pptVIP

课题2 时序逻辑电路 2.1 概述 2.2 触发器 2.3 时序逻辑电路 课题2小结 课题2习题 返回主目录 2.1 概述 触发器、计数器和寄存器是时序逻辑电路中常用逻辑部件。触发器是构成计数器和寄存器的基本单元电路，在简单控制电路中可直接应用，如扩展脉冲延时等。 计数器在数字系统中的应用是十分广泛的。例如，在计算机程序控制中，对指令地址进行计数，以便顺序取出下一条指令；在数字仪器中，计数器不仅对脉冲个数进行计数，最后还以人们习惯的十进制的形式显示出结果。除此之外，还经常用作定时、分频和执行运算。总之，计数器几乎成为每一种数字设备不可缺少的部分，是现代数字系统中最基本的数字逻辑部件。 寄存器的应用也很广泛。例如，在计算机和数字仪表中常常需要把一些数码或运算结果暂时储存起来，然后根据需要取出进行处理或进行运算。寄存器作移位型计数器时，可作为顺序脉冲发生器使用而产生节拍脉冲。 由上述器件构成的时序逻辑电路，种类繁多。因此，被广泛应用于各种控制系统和各种检测系统中。 本课题首先讨论几种常用触发器、计数器和寄存器的基本单元电路，然后介绍它们的集成电路，并对它们的功能、特点及其主要应用作简要的介绍。 2.2 触发器  2.2.1 基本RS触发器 1．电路组成 由与非门组成的基本RS触发器的逻辑图和逻辑符号，如图2-1所示。 2-1 基本RS触发器 2．逻辑功能 基本RS触发器的功能表（也称特性表），见表2-1。 4．时序图 触发器及时序电路的工作过程时常使用时序图（时序波形 图）。如已知、的波形和触发器的起始状态，则可画出触发器的波形，如图2-2所示。 图2-2 基本RS触发器波形图 2.2.2 同步触发器 在数字系统中，常常需要触发器在同一个时钟脉冲作用下协同动作，为此这些触发器必须有时钟脉冲控制端，这样的触发器称为同步触发器，它的状态改变与时钟脉冲同步。在讨论此类触发器时，常将某个时钟脉冲作用前触发器的状态称为现态，用Qn表示；而时钟脉冲作用后的状态称为次态，用Qn+1表示。 1．同步RS触发器 (1)基本结构 同步RS触发器的逻辑图和逻辑符号，如图2-3所示。 图2-3 同步RS触发器 (2)逻辑功能 同步RS触发器功能表，见表2-2。 (4)时序图 已知CP、S和R的波形，可画出同步RS触发器的时序图，如图2-4所示。 图2-4 同步RS触发器时序图 2．同步D触发器 同步式D触发器的逻辑图及逻辑符号，如图2-5所示。 图2-5 同步式D触发器 因为S≠R，所以RS触发器的不定状态自然也就不存在了。D触发器只有一个数据输入端D，其特性方程为Q n+1=D D触发器的功能表见表2-3。 3．同步JK触发器 JK触发器特性方程 4．基本触发器的空翻和振荡现象 (1)空翻现象 以同步RS触发器为例。设起始态Q=0， =1。 正常情况，CP=1期间，R=0，S=1，则C=1，D=0使触发器产生置位动作，Q=1， =0。 当S和R均发生变化，即R=1，S=0，如图2-7所示，对应时刻t使D从0回到1，C由1回到0，触发器又回到Q=0， =1状态，这就称为空翻现象。 图2-7? 触发器的空翻现象 ? (2)振荡现象 对于反馈型触发器（T、JK触发器就属此类），即使输入控制信号不发生变化，由于CP脉冲过宽，也会产生多次翻转现象—振荡。 以T触发器为例，电路如图2-8所示。设初态Q=0，当CP=1时，由反馈线a、b决定了C门输出为1，D门输出为0，则使触发器翻转一次，Q=1， =0。 如此时CP脉冲仍存在，翻转后的Q=1， =0状态，将经过反馈线a、b回送至输入端，使C门输出为0，D门输出为1，将使触发器再翻转一次。只要CP脉冲继续存在，触发器就会不停地翻转，产生振荡。这样就造成工作混乱。