电路复习试题——试卷编号：2010111103.pptVIP

六七章小结 1．时序逻辑电路的特点；任一时刻输出状态不仅取决于当时的输入信号，还与电路的原状态有关。因此时序电路中必须含有存储器件。 7.2.1 多位寄存器—74LS175 保 持 × × × × H H 1D 2D 3D 4D 4D 3D 2D 1D H L L L L × × × × × L 1Q 2Q 3Q 4Q 4D 3D 2D 1D CP RD 输 出 输 入 保 持 × × × × L H 表7.2.1 74LS175的功能表 寄存器是计算机和其他数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。一个触发器能存储一位二进制代码，所以要存储n位二进制代码的寄存器就需要用n个触发器组成。 2. 双向移位寄存器 S=1 S=0 右移 左移 还可实现串行输入/串行输出、串行输入/并行输出。 可实现串行输入—串行输出(由DOR或DOL输出)、串行输入—并行输出工作方式(由Q3~Q0输出) （2）74LS290的应用 (二十四进制计数译码显示电路) 图7.1.20 数字电子钟是一种直接用数字显示时间的计时装置。一般由晶体振荡器、分频器、计数器、译码器、显示器、校时电路和电源等部分组成。 数字电子钟的组成 异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。 60进制计数器 64进制计数器 本节小结： 　　计数器是一种应用十分广泛的时序电路，除用于计数、分频外，还广泛用于数字测量、运算和控制，从小型数字仪表，到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。 　　计数器可利用触发器和门电路构成。但在实际工作中，主要是利用集成计数器来构成。在用集成计数器构成N进制计数器时，需要利用清零端或置数控制端，让电路跳过某些状态来获得N进制计数器。 （1）同步级联。 （2）异步级联 （3）用计数器的输出端作进位/借位端：（有的集成计数器没有进位/借位输出端，这时可根据具体情况， 用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位/借位。 ） 1．计数器的级联 2．组成任意进制计数器 （1）异步清零法——适用于具有异步清零端的集成计数器。 （2）同步清零法适用于具有同步清零端的集成计数器。 （3）异步预置数法适用于具有异步预置端的集成计数器。 （4）同步预置数法适用于具有同步预置端的集成计数器。 3．组成分频器 前面提到，模N计数器进位输出端输出脉冲的频率是输入脉冲频率的1/N，因此可用模N计数器组成N分频器。 7.2 寄存器和移位寄存器 7.2.1 寄存器 7.2.2 移位寄存器 7.2.3 集成移位寄存器74194 移位寄存器的工作原理 双向移位寄存器 寄存器是用来存储二进制代码的电路。它的主要组成部分是触发器。 一个触发器能存储1位二进制代码，要存储 n 位二进制代码，就需要用 n 个触发器，所以寄存器实际上是若干触发器的集合。 7.2.1 寄存器—74LS175 7.2.1 多位寄存器—74LS175 保 持 × × × × H H 1D 2D 3D 4D 4D 3D 2D 1D H L L L L × × × × × L 1Q 2Q 3Q 4Q 4D 3D 2D 1D CP RD 输 出 输 入 保 持 × × × × L H 表7.2.1 74LS175的功能表 7.2.2 移位寄存器 把若干个触发器串接起来，就可以构成一个移位寄存器。 图7.2.2 串行数据输入端 串行数据输出端 并行数据输出端 1. 单向移位寄存器（串入/串出、并出、右移） 7.2.2 移位寄存器 D2=Q1 D1=Q0 D3=Q2 D0=DI Q0n+1=D Q1n+1 =Q0 Q2n+1 =Q1 Q3n+1 =Q2 Qn+1=D D触发器的特性方程 驱动方程： 次态方程： 工作原理： 设 DI = Q0Q1Q2Q3 = 1011 1 0 1 1 0 1 1 0 1 1 0 0 1 0 0 0 0 0 0 0 4个CP后，输入端的数据“1011”，串行送入寄存器，并行输出；再经过4个CP，串行输出（数码移出寄存器）。 FF0 FF1 FF2 FF3 CR=0 1CP