034943_数字系统设计与VHDL11DSPBuilder设计初步.ppt

（2）在出现的Tcl Console窗口中输入如下的命令： # source E:/dspbd/GettingStarted/first_add.tcl 注意输入的路径要用“/”代替“\”。 （3）在Quartus II工程浏览窗口中把“first.mdl”文件设置为顶层实体，然后编译这个工程； （4）这样就完成了添加DSP Builder模型到已有的Quartus II工程中。 11.4 基于DSP Builder的数字AGC设计 11.4 基于DSP Builder的数字AGC设计 11.4.2 数字AGC的DSP Builder实现 1．信号幅值提取电路 11.3 建立DSP Builder子系统的方法 11.4.2 数字AGC的DSP Builder设计实现 2．数字AGC的DSP Builder仿真 11.4 基于DSP Builder的数字AGC设计 11.4.2 数字AGC的DSP Builder设计实现 2．数字AGC的DSP Builder仿真 11.5 硬件在回路HIL仿真 硬件在回路（Hardware In Loop，HIL）仿真使用物理的FPGA电路板作为设计的一部分，Simulink通过JTAG接口和FPGA电路板连接在一起，Simulink中的仿真信号源通过JTAG电缆传输到FPGA内部的设计中，得到的结果再传输回到Simulink环境中用各种手段进行观察和分析，比较容易得到仿真的结果。 它有两个主要的优点： ⑴ 仿真速度快。 ⑵ 有丰富的测试手段。 11.5 硬件在回路HIL仿真 图11.50 使用HIL的模型文件 11.5 硬件在回路HIL仿真 图11.51 硬件在回路参数设置对话框 图11.52 硬件在回路下载对话框 11.5 硬件在回路HIL仿真 图11.53 硬件在回路仿真得到的示波器波形 习 题 11 11.1 DSP Builder的设计流程是什么？ 11.2 试将Scope（示波器）模块的坐标轴设置为10。 11.3 简单描述一下建立Simulink Subsystem子系统的方法。 11.4 如何在DSP Builder 中导入已存在的HDL文件？ 11.5 列举一下DSP Builder 进行算法设计的好处。 11.6 硬件在回路需要具备哪些条件？程序下载到FPGA是通过什么接口通信的？ * * 第11章 DSP Builder设计初步 11.1 DSP Builder设计流程概述 1．在MATLAB/Simulink中设计模型 11.1 DSP Builder设计流程概述 2．把DSP Builder模型转化为FPGA设计 模型构建完毕，仿真的结果也符合要求后，可通过DSP Builder库中的Signal Compiler模块把模型转化为VHDL语言源文件，再后台调用Quartus II软件对模型编译。DSP Builder在编译的过程中还可以生成测试平台文件和Tcl脚本。 通过转化模型我们得到了硬件描述语言形式的FPGA设计。 11.1 DSP Builder设计流程概述 3．系统验证和构建 模型转化为FPGA设计之后，还可以利用生成的测试平台文件和Tcl脚本结合ModelSim软件对模型进行RTL级仿真和验证。系统验证结果符合设计要求后，DSP Builder调用Quartus II对设计进行综合和布局布线，最后就可以生成可供下载的 .sof或 .pof格式文件了。也许DSP Builder设计模型并不是最顶层的设计，它只是作为一个子系统，那么在上层设计中我们可以调用模型转化得到的VHDL源文件方式，也可用SOPC Builder工具将DSP Builder设计整合到更高层次的系统中。 11.2 DSP Builder设计流程示例 本节通过一个完整的例子说明DSP Builder的详细设计流程。设计流程示例的目的是熟悉基本元件的设置和使用，包括模块的添加、重命名，参数的设置，模块之间的连接等等，了解DSP Builder设计的思路和步骤。 图11.2 设计示例的DSP Builder原理图 11.2 DSP Builder设计流程示例 11.2.1 建立一个新的模型 （按照如下的步骤建立一个新的模型，详见书中描述） 1．新建一个模型设计文件 2．在设计中添加基本时钟 3．加入正弦波（Sin Wave）模块 4．加入SinIn输入引脚 5．加入Delay（延时）模块 6．加入Adder（加法器）模块 7．添加SinOut和SinDelay输出引脚 8．添加Mux 9．添加随机数（Random Number）模块 10．NoiseIn和NoiseOut模块 11．Increme