Verilog HDL数字系统设计及其应用第8章.pptVIP

　　由表8.1给出的各个逻辑真值表可以看出，多输入门对输入逻辑状态“x”和“z”的处理方式是相同的；多输入门的输出状态不会是“z”。 　　对多输入门进行调用的元件实例语句将采用如下格式： 　　多输入门元件名 驱动强度说明 #( 门级延时量) 　　实例名 (输出信号端子，输入信号端子1，输入信号端子2， 　　……，输入信号端子n)； 　　在上面所示的元件实例语句格式中，与多输入门元件输出端相连的外部信号端子(“输出信号端子”)必须出现在端口连接表的第一项中，与多输入门的各个输入端相连的外部信号端子则只能出现在端口连接表的后面几项内。这些输入信号端子将依次与多输入门的各个输入端相连接。信号端子和元件端口之间的连接关系是采用“端口位置关联方式”来确定的。比如下面几条语句： and A1 (out1，in1，in2) ； or O2 (a，b，c，d)； xor X1 (x_out，p1，p2)； 　　分别对多输入门“and ”、“or ”和“xor”进行了调用，其中： 　　第一条元件调用语句引入了二输入与门的一个实例，它的实例名被指定为“A1”。该实例的输出端被连接到信号端子“out1”，两个输入端分别被连接到信号端子“in1”和“in2”。 　　第二条元件调用语句引入了三输入或门的一个实例。这个实例的实例名为“O2”，它的输出端被连接到信号端子“a”，三个输入端被分别连接到信号端子“b”、“c”和“d”。 　　第三条元件调用语句引入了二输入异或门的一个实例，其实例名为“X1”，其输出端被连接到信号端子“x_out”，两个输入端分别被连接到信号端子“p1”和“p2”。 　　图8.5给出了上述多输入门元件实例的逻辑示意图。 　　也可以利用一条调用语句来实现对同一多输入门的多次调用，比如下面这条语句： nand NA1(out1，in11，in12)， NA2(out2，in21，in22)， NA3(out3，in31，in32，in33) ； 就对与非门“nand”进行了三次调用，分别引入了实例名为“NA1”、“NA2”和“NA3”的三个实例，这些实例与外部信号的连接关系如图8.6所示。 图8.5 多输入门元件实例 图8.6 多输入门实例 　　3. 多输出门 　　内置多输出门包括如下两种门级元件： 　　(1) ?buf：缓冲器。 　　(2) ?not：非门。 　　这两种逻辑门的共同特点是，允许有多个输出，但只能有一个输入。 　　这两种多输出门的元件模型可以表示为： 　　元件名 ( 输出端口1，输出端口2，……，输出端口n，输入端口 ) 其中，“元件名”是元件名称“buf”和“not”之一；端口列表中的最后一项是输入端口，前面的其余端口为输出端口。 　　表8.2给出了这两种多输出门的逻辑真值表。 　　由表8.2可以看出，多输出门“buf”和“not”对输入状态“x”和“z”的处理方式是相同的；并且这两种元件的输出状态不会是“z”。 　　对多输出门进行调用的元件实例语句将采用如下格式： 　　多输出门元件名 驱动强度说明 # (门级延时量) 　　实例名(输出信号端子1，输出信号端子2，……，输出信号端子n ， 　　输入信号端子)； 　　在上述格式中，端口连接表中出现的最后一个信号端子将被连接到多输出门的输入端，而排在前面的其余信号端子将与多输出门的各个输出端依次相连。信号端子和元件端口之间的连接关系是采用“端口位置关联方式”来确定的。 　　举例来说，如下语句分别对非门和缓冲器进行了调用。 not NOT_1 (out1，out2，in ) ； buf BUF_1 (bufout1，bufout2，bufout3，bufin )； 其中：第一条调用语句引入了二输出非门的一个实例，其实例名为“NOT_1”，该实例的两个输出端分别被连接到信号端子“out1”和“out2”，其输入端被连接到信号端子“in”。 　　第二条调用语句引入了三输出缓冲器的一个实例，其实例名为“BUF_1”，该实例的三个输出端分别被连接到信号端子“bufout1”、“bufout2”和“bufout3”，其输入端被连接到信号端子“bufin”。 　　图8.7给出了这些多输出门元件实例的逻辑示意图。 图8.7 多输出门元件实例 　　4. 三态门 　　内置三态门包括如下四种元件： 　　(1) ?bufifl：高电平使能缓冲器。 　　(2) ?bufif0：低电平使能缓冲器。 　　(3) ?notifl：高电平使能非门。 　　(4) ?notif0：低电平使能非门。 　　这四种逻辑门用来对三态驱动器建模，它们都有一个数据输出端、一个数据输入端和一个控制输入端。 　　这几种三态门的特点是：它们的数据输出端可以实现三态输出。其元件模型可以表