可编程 GAL实验.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
可编程 GAL实验

2008年3月16 EDA室 卢庆莉 编写 可编程器件GAL 主要授课内容: 一、可编程器件的基础知识 3、GAL具有五种工作模式: (b)专用组合输出模式 (c)反馈组合输出模式 (d)时序电路中的组合输出模式 (e)寄存器输出模式 二、实验任务 1、实验四十三 任务更改说明 P215 将“7比特延迟”改为“6比特延迟”。 将“7比特延迟”作为选做内容。 举例:设计一个3BIT延时电路 2、管脚定义 3、编写程序 * * 一、可编程器件的基础知识 二、实验任务 三、实验要求 四、实验步骤 五、调测要求及注意事项 1、GAL16V8总体结构 20个引脚的器件; 8个专用输入端; 8个I/O端; 1个时钟输入端CLK; 1个使能OE。 2、输出逻辑宏单元(OLMC) (a)专用输入模式 1 EN 1 CLK NC NC OE NC NC 来自邻级输出(m) 至另一个邻级 CLK OE 1 EN 1 CLK NC OE NC =1 1 Vcc XOR(n) NC NC NC CLK OE 1 EN 1 CLK NC OE NC =1 1 XOR(n) NC CLK NC OE 来自邻级 输出(m) OLMC(n) I/O(n) NC 来自与阵列 反馈 1 EN 1 CLK OE =1 1 XOR(n) CLK OE 来自邻级 输出(m) I/O(n) NC 来自与阵列 反馈 1 EN 1 CLK OE =1 1 XOR(n) CLK OE 来自邻级 输出(m) I/O(n) NC 来自与阵列 反馈 OLMC(n) Q D Q 1、建立电路模型 采用移位寄存器 + 数据选择器; NAME M01 ;(文件名) PARTNO ;(部件编号) REV V1.0 ;(用户设计文件的版本号) DATE 01/03/04 ;(设计日期) DESIGNER LUQINGLI ;(设计者姓名) COMPANY ; (设计者所在公司名称) ASSEMBLY ; (装配标记) LOCATION ; (器件位置编号) /* input pin */ PIN [1 , 2 , 3 , 4 ] = [CLK , DX , K1 , K2 ] ; PIN [9 , 11 ] = [CLR , OE ] /* output pin */ PIN [19 , 18 , 17 , 16 ] = [ Q1 , Q2 , Q3 , DY ] ; /* REG */ Q1.D = CLR DX ; Q2.D = CLR Q1 ; Q3.D = CLR Q2 ; /* MUX4 */ DY = !K2 !K1 DX # !K2 K1 Q1 # K2 !K1 Q2 # K2 K1 Q3 ; /* END */ 注意:清零信号的编写 4、7BIT延时电路的设计提示 7BIT延时电路采用3BIT的模型实现时,需要九个OLMC,超出了一片GAL16V8芯片的资源。 4、7BIT延时电路的设计提示 用一片GAL16V8可实现7BIT电路 三、实验要求 1、建立6比特延迟电路的模型 采用移位寄存器 + 数据选择器; 3、学会用编程器烧录GAL芯片。 2、学会用PROTEL99编写CUPL程序。 4、独立搭试硬件电路。 5、要求用示波器画出CP、DX和相应的输出波形。 2、管脚定义 四、实验步骤 1、建立6比特延迟电路的模型 采用移位寄存器 + 数据选择器; 3、编写程序 NAME M01 ;(文件名) PARTNO ;(部件编号) REV V1.0 ;(用户设计文件的版本号) DATE 01/03/04 ;(设计日期) DESIGNER LUQINGLI ;(设计者姓名) COMPANY ; (设计者所在公司名称) ASSEMBLY ; (装配标记) LOCATION ; (器件位置编号) /* input pin */ PIN [1 , 2 , 3 , 4 ,5] = [CLK , DX , K1 , K2 ,K3] ; PIN [9 , 11 ] = [CLR , OE ] /* output pin */ PIN [19 , 18 , 17 , 16,15,14,12 ] = [ Q1 , Q2 , Q3 , Q4,Q5,Q6,DY ] ; /* REG */ Q1.D = CLR DX ; Q2.D = CLR Q

文档评论(0)

ligennv1314 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档