[信息与通信]ASIC设计实例verilog.ppt

下载文档 降价啦

1
0
约1.05万字
约 39页
2018-02-13 发布于浙江
举报
版权申诉
保障服务

[信息与通信]ASIC设计实例verilog.ppt

1、本文档共39页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

[信息与通信]ASIC设计实例verilog

可编程ASIC设计实例电子科技大学通信与信息工程学院郭志勇附：占空比为70％的100分频器电路(将clk进行100分频，其中高低电平宽度为7：3) reg [7:0] count; always @(posedge clk) begin if(~reset) begin count=0; clk_div100=1; end else begin if(count==99) begin count=0; clk_div100=1; end else begin if (count==69) begin count=count+1; clk_div100=0; end else count=count+1; end end end module count(clk,ledout,sel,reset); input clk; input reset; output reg [6:0] ledout; output reg [2:0] sel; reg [14:0] count; reg clk_scan; reg [3:0] dis_out_temp,one,two,three, four,five,six,seven,eight; reg [2:0] sel_temp; always @(posedge clk) //分频(1KHz-0.1KHz) begin if(~reset) begin count=0; clk_scan=0; end else begin if(count==5) begin count=0; clk_scan=~clk_scan; end else count=count+1; end end always @(posedge clk_scan,negedge reset) //第1位 begin if (~reset) one=0; else begin if (one==9) one=0; else one=one+1; end end always @(posedge clk_scan,negedge reset) //第3位 begin if (~reset) three=0; else begin if (one==9 two==9 three==9) three= 0; else begin if (one==9 two==9) three=three+1; end end end always @(sel_temp) //根据扫描值选择当前显示的位 begin sel= sel_temp; case (sel_temp) 3b000:dis_out_temp=one; 3b001:dis_out_temp=two; 3b010:dis_out_temp=three; 3b011:dis_out_temp=four; 3b100:dis_out_temp=five; 3b101:dis_out_temp=six; 3b110:dis_out_temp=seven; 3b111:dis_out_temp=eight; default:dis_out_temp=eight; endcase; end `timesca