[四年级英语]SOC基础教程8 中断控制器IP设计.pptVIP

中断控制器 目录 中断控制器的作用 中断控制器的硬件设计 中断控制器的软件编程 ARM的异常向量表 INTC的作用 连接在APB总线上 对SoC芯片中各个外设的中断进行管理，并送出Irq信号给ARM微处理器 INTC在SoC芯片中的位置 目录 中断控制器的作用 中断控制器的硬件设计 中断控制器的软件编程 INTC的特性 响应速度 普通中断(IRQ) 快速中断(FIQ) 中断源 内部硬件中断 外部硬件中断 软件强制中断 中断可屏蔽 中断优先级可配 中断触发方式 INTC的结构框图 INTC的接口信号 Irq中断产生 INTC中的寄存器 IRSR：IRQ原始中断状态寄存器 当对应的中断源无效时，该位为0 IFR：IRQ软件强制中断寄存器，32位 是否软件强制该位对应的中断源发出中断信号 IER：中断允许寄存器，32位 是否允许对应中断源的IRQ中断信号。 ISR：中断状态寄存器，32位 当对应中断源或使能位（IER）无效时，该位才为0 INTC中的寄存器（续） IMR：中断屏蔽寄存器，32位 是否屏蔽对应的IRQ中断信号 IMSR：屏蔽状态寄存器，32位 对应的中断源、使能位无效或屏蔽位有效时，该位才为0 IFSR：最终中断状态寄存器，32位 只有优先级大于IPLR寄存器所设置的中断源才能在此寄存器相应位置位 IPLR：中断优先级寄存器，4位有效位 设置普通中断的优先级门限，只有优先级大于此值的中断才能通过优先级过滤逻辑送到CPU Fiq中断产生 INTC中的寄存器（续） FIRSR：FIQ原始中断状态寄存器 FIFR：FIQ软件强制中断寄存器 FIER：FIQ中断允许寄存器 FISR：FIQ中断状态寄存器 FIMR：FIQ中断屏蔽寄存器 FIFSR：FIQ中断最终状态寄存器 中断源－内部中断 RTC 秒中断、分中断、定时中断、Watchdog中断 UART 数据发送结束中断，数据接收有效中断 TIMER 定时/计时中断 DMAC DMA错误和DMA传输完成 LCDC 错误响应、帧结束、帧起始 SPI FIFO空满、发送FIFO下溢、接收FIFO上溢 中断源－外部中断 比内部中断复杂，不可控 通常和GPIO口复用 中断源触发方式 上升沿触发 下降沿触发 高电平触发 低电平触发 外部中断信号特殊处理 去除毛刺、寄存、同步到总线时钟 外部中断需要清除 使用外部中断 1、清除外部中断 在使用外部中断以前，必须先清除在此之前的中断信号 2、配置GPIO控制寄存器 先配置管脚方向为输入 再配置中断触发类型 最后配置管脚模式为中断模式 3、配置中断寄存器 设置INTC的中断屏蔽寄存器的相应位屏蔽中断 设置INTC的相应位以允许该中断源产生的中断 目录 中断控制器的作用 中断控制器的硬件设计 中断控制器的软件编程 ARM异常向量表 异常处理方式 异常处理程序 LDR pc,RESET_ENTRY LDR pc,UNDEF_ENTRY LDR pc,SWI_ENTRY LDR pc,PABORT_ENTRY LDR pc,DABORT_ENTRY LDR pc,SYSERR_ENTRY LDR pc,IRQ_ENTRY LDR pc,FIQ_ENTRY RESET_ENTRY DCD Initialise_Target UNDEF_ENTRY DCD UNDEF_Handler SWI_ENTRY DCD SWI_Handler PABORT_ENTRY DCD ABORT_Handler DABORT_ENTRY DCD ABORT_Handler SYSERR_ENTRY DCD 0 IRQ_ENTRY DCD IRQ_Handler FIQ_ENTRY DCD FIQ_Handler IRQ异常处理程序（汇编） IRQ_Handler 入栈，保存现场 IMPORT int_vector_handler BL int_vector_handler 出栈，恢复现场 SUBS PC ， LR ，＃4 IRQ异常处理程序（C） extern void int_vector_handler(void) { U32 intnum; U8 i = 0; intnum = *(RP)(INTC_IFSTAT); while(intnum != 1) { intnum = intnum1; i++; } (*vector[i].handler)(); return; } UART中断的初始化配置 VOID int_uart0(VOID) { UNSIGNED sysclk = // 系