[工学]微处理器系统结构与嵌入式系统设计chap2.pptVIP

特点：各主控模块有独立的请求信号线和允许信号线，其 优先级别由总线仲裁器内部模块判定； 优点：总线请求响应的速度快； 缺点：扩充性较差； 并行仲裁 主模块1 主模块2 主模块N 允许BG 请求BR 忙BB 总线仲裁器 …… */81 串并行二维仲裁 从下一设备 主模块1 主模块2 主模块3 允许BG 请求BR 忙BB 总线仲裁器 …… 主模块4 到下一设备 综合了前两种仲裁方式的优点和缺点。 * */81 2.3.4 总线带宽 总线带宽(bus band width) 表示单位时间内总线能传送的最大数据(bit)量，因此可以用“总线位宽×数据周期数×时钟频率”来表示。 总线位宽 数据信号线的数目 总线复用；成本、串扰； 数据周期数 每个时钟周期内传送数据的次数 系统功能设计 时钟频率 总线偏离（skew）、兼容性 * */81 总线共享技术 总线复用 数据压缩 多级编码 调制解调 多天线 * */81 2.3.5 总线时序 总线时序是指总线事件的协调方式，以实现可靠的寻址和数据传送。 同步 所有设备都采用一个统一的时钟信号来协调收发双方的定时关系。 异步 依靠传送双方互相制约的握手(handshake)信号来实现定时控制。 半同步 具有同步总线的高速度和异步总线的适应性 */81 同步并行总线时序 一、特点 系统使用同一时钟信号控制各模块完成数据传输。 一般一次读写操作可在一个时钟周期内完成，时钟前、后沿分别指明总线操作周期的开始和结束。 地址、数据及读/写等控制信号可在时钟沿处改变。 二、优点 三、缺点 电路设计简单，总线带宽大，数据传输速率快 时钟以最慢速设备为准，高速设备性能将受到影响 同步时钟 地址信号 数据信号 控制信号 延时 * */81 异步并行总线时序 一、特点 系统中可以没有统一的时钟源，模块之间依靠各种联络（握手）信号进行通信，以确定下一步的动作。 二、优点 三、缺点 全互锁方式可靠性高，适应性强 控制复杂，交互的联络过程会影响系统工作速度 地址信号 数据信号 主设备 联络信号 从设备 联络信号 ① ③ ② ① 准备好接收 （M发送地址信号） ③已收到数据 （M撤销地址信号） ④ ④完成一次传送 （S撤销数据信号） ②已送出数据 （S发送数据信号） * */81 一、特点 同时使用主模块的时钟信号和从模块的联络信号 二、优点 半同步并行总线时序 兼有同步总线的速度和异步总线的可靠性与适应性 Ready信号可作为慢速设备的异步联络信号 CLK信号作为快速设备的同步时钟信号 */81 2.3.6 串行总线 高速串行总线体现了成功的网络通信技术向计算机体系结构的渗入：差分信号传输、数据包、点对点 传输方向 单工、 半双工、双工、多工 传输距离 基波、载波 传输速率 比特率、波特率 差错控制 ARQ、FEC、HEC 传输时序 同步、异步 * */81 串行数据的传输方向 发送器 A 接收器 B 单工方式 发送器 A 发送器 B 半双工方式 接收器 接收器 发送器 A 接收器 B 双工方式 接收器 发送器 1 2 n 复 用 器 复 用 器 1 2 n …… …… 多工方式 TDM、FDM等 * */81 串行数据在基波传送方式下（指信号按原样传输），通常只能传输几十米至几百米，并且传输速率越大，传输距离越短。 为提高串行数据的传输速率和传送距离，我们通常采用载波传送（利用调制解调技术将信号加在高频载波上再进行传输）。 如：可将数字信号利用MODEM调制到300 ~ 3300Hz频段以利用公用电话线进行传输。 常用的调制解调方法包括频移键控FSK、幅移键控ASK、相移键控PSK等方式。 串行数据的调制解调 串 行 接 口 MODEM MODEM 计 算 机 串 行 接 口 计 算 机 串 行 接 口 …… */81 串行数据的传输速率 并行数据的传送速率可用总线带宽（MB/s）来表示，而串行数据的传送速率可以有两种表示方式： 比特率（ bits/s） 波特率（baut/s ） 波特率是描述了硬件性能，它与比特率的关系是： 基波传送方式下 载波传送方式下 如某相位调制系统中可能发送的相位状态有0（代表数据“00”）、π/2（代表数据“01”）、π（代表数据“10”）、3π/2（代表数据“11”）四种，则通信线路的相位状态每改变一次将送出两位数据，这时比特率＝2×波特率。 常用的标准波特率包括110、300、1200、2400、4800、9600、19200波特等。 通信线路状态改变一次即送出一位数据，这时比特率＝波特率 通信线路状态改变一次可