数字电路与逻辑设计实验指导书 全加器的实现方法.pptVIP

一、实验目的 1.了解全加器的实现方法。 二、实验所用器件和仪表 1. 二输入四与非门74LS00 1块 三、设计思路 1.使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计组合电路的一般步骤如图5.1所示。 根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。 根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。 2、 组合逻辑电路设计举例 用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“1”时，输出端才为“1”。 表5.2 （3）根据逻辑表达式画出用“与非门”构成的逻辑电路如图5.2所示。 图5.2 表决电路逻辑图 （4）用实验验证逻辑功能 在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块74LS20。 四、实验内容 1.（选做）设计用与非门及用异或门、与门组成的半加器电路。 五、实验预习要求及思考题 1. 根据实验任务要求设计组合电路，并根据所给的标准器件画出逻辑图。 六、实验报告 1、列写实验任务的设计过程，画出设计的电路图。 七、参考电路 用两片74LS64和一片74LS04组成一位全加器。 《数字电路与逻辑设计实验》指导书 实验五 一位全加器的设计 数字电路实验 2.掌握全加器的功能。 3.掌握组合逻辑电路的设计与测试方法。 2. 二输入四与门74LS08 1块 3. 二输入四或非门74LS02 1块 4. 二输入四异非门74LS86 1块 5. 4-2-3-2与或非门74LS64 2块 6. 根据设计需要选配元器件 图5.1 组合逻辑电路设计流程图 设计步骤：（1）根据题意列出真值表如表5－1所示，再填入卡诺图表5.2中。 1 1 1 0 1 0 0 0 1 0 0 0 0 0 0 0 Z 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 C 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 B 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 A 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 D 表5.1 1 10 1 1 1 11 1 01 00 10 11 01 00 DA BC （2）由卡诺图得出逻辑表达式，并演化成“与非”的形式 Z＝ABC＋BCD＋ACD＋ABD = 按图5.2接线，输入端A、B、C、D接至逻辑开关，输出端Z接逻辑电平，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表5－1进行比较，验证所设计的逻辑电路是否符合要求。 实验提示： 对与或非门而言，如果一个与门中的一条或几条输入引脚不被使用，则需将它们接高电平；如果一个与门不被使用,则需将此与门的至少一条输入引脚接低电平。 要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。 2.设计一个一位全加器，要求用异或门、与门、或门组成。 3.设计一个一位全加器，要求用异或门、与门、或门组成。 4. 设计一位全加器，要求用与或非门实现。 5. 用双4选1数据选择器74LS153实现全加器。 1）写出设计过程 2）画出接线图 3）验证逻辑功能 2.如何用最简单的方法验证“与或非”门的逻辑功能是否完好？ 3.“与或非”门中，当某一组与端不用时，应作如何处理？ 2、对所设计的电路进行实验测试，记录测试结果。 3、体会组合逻辑电路的设计思路。 《数字电路与逻辑设计实验》指导书 实验五 一位全加器的设计 数字电路实验