数码管扫描显示电路.ppt

内容概要 实验目的 了解数码管扫描显示电路的原理。 掌握数码管扫描显示电路的设计方法 。 实验要求 分别设计如下3个电路，3个电路均要求有启动计时和异步清零的功能 。 电路1：当按下启动计时按钮时，实验箱上的8个数码管数码1~8以4Hz的频率，从0到9反复不停计数，8个数码管同一时刻显示同一个数字。当按下异步清零按钮时，则8个数码管均显示为0。 电路2：当按下启动计时按钮时，8个数码管1~8以4Hz的频率完成从0到9的跳跃循环计数，即每一时刻只有一个数码管点亮。即：数码管1计数0后，数码管2计数1，以此类推，数码管8计数7后，数码管1再计数8……。当按下异步清零按钮时，则数码管1点亮，显示数字0；其它数码管不亮。 电路3：利用人眼的视觉暂留效应，使6个数码管完成时间的扫描显示功能。数码管1和2显示秒的低位和高位，数码管4和5显示分钟的低位和高位，数码管7和8显示小时的低位和高位。当按下启动计时按钮时，开始计时；当按下异步清零按钮时，各计数器清零，6个数码管显示为000000。 编程下载 fclk = 20MHz； 采用未经防抖的按钮开关键9（Pin 132）和键10（Pin 128）实现启动计时和异步清零的功能； 使用数码管1~8实现计数值的扫描显示 。 实验原理 数码管独立显示方式 数码管独立显示方式即是各数码管的7段和小数点引脚分别与FPGA的不同引脚相连，每个数码管的数据互不影响，是独立显示的。 数码管扫描显示方式 各数码管的7段和小数点引脚都分别并联，再连接到FPGA的某8个引脚上；而8个数码管的串行扫描控制端（K1~K8）分别连接到FPGA的另8个引脚。同一时刻出现在每个数码管上的数据是相同的，只是显示数据的时间由K1~K8来控制。 如果要使某数码管在某时刻点亮，则通过程序控制使在该时刻驱动该数码管的串行扫描使能信号为高电平，则当从数据总线上来数据时，只有该数码管显示数据 。 数码管扫描显示原理示意图 跳线操作 将实验箱左上角跳线JDSP跳到下面两个插针（CLOSE）位置。注意实验结束后一定要将其跳到“ENAB”的位置！ 实验内容 设计电路一 主要子模块： clkdiv.v ：将系统时钟20MHz分频为4Hz。 button.v ：按钮消抖。 clkscan1.v ：数码管扫描显示， 关键子模块！其计数器scan_data[3:0]与7段LED数码管译码器的4位输入端相连。其串行扫描使能信号scan_en[8:1]分别驱动各数码管的串行扫描控制端K8~K1。 p7segment.v 电路一顶层图形文件clkscan1_top.bdf 实验内容 设计电路二 主要子模块： clkdiv.v ：将系统时钟20MHz分频为4Hz。 button.v ：按钮消抖。 clkscan2.v ： 关键是用到了一个reg型变量state[2:0]作为状态机，它有8个状态s8~s1，分别用于驱动串行扫描控制信号scan_en[8:1]。 p7segment.v 电路二 电路三主要子模块 clkdiv.v ：将系统时钟20MHz分频为4Hz。 button.v ：消抖模块。 timer.v：与电路2相比，增加了一个小时、分钟和秒计时子模块timer.v。为了在实验台上迅速观察到分钟和小时的计时情况，因此在时钟分频子模块clkdiv.v中将系统时钟20MHz分频为4Hz，而不是1 Hz，作为timer.v的输入时钟，即用0.25s代表1s。 在clkscan3.v中，采用较高的扫描显示频率（1000Hz），使数码1、2、4、5、7、8分时点亮，但由于人眼的视觉暂留效应，6个数码管看起来似乎是同时点亮一样。从而保证数码管稳定显示，无闪烁。另一时钟分频子模块clkdiv2.v将系统时钟20MHz分频为1000Hz，作为clkscan3.v的输入时钟。 p7segment.v 电路三 实验报告 对照仿真波形，根据实验板箱数码管的显示，分析说明3个电路中数码管扫描显示的过程 . 在实验过程中是否遇到什么问题？是如何解决的？。 思考：为什么在电路3中要将扫描显示频率设为1000Hz？如果过低，比如也取4Hz（T=250ms），将会出现什么现象？如果过高，比如取10000Hz（T=0.1ms），将会出现什么现象？ * * 《计算机EDA设计》实验教程 实验十 数码管扫描显示电路 实验目的 实验要求 实验原理 实验内容 实验报告 PIO40 PIO41 PIO38 PIO39 PIO34 PIO35 PIO36 PIO37 8个选通信号