[语文]ch4.ppt

第一节 触发器 第二节 时序电路概述 第三节 同步时序电路的分析 第四节 同步时序电路的设计 3. 画逻辑图 设计举例 4. 画全状态图 电路是一个能自启动且满足带进位输出端、模可变的计数器。 设计举例 X/Z1Z2 0 输 入 X 现 态 Q1n Q0n 驱动信号 D1 D0 次 态 Q1n+1Q0n+1 0 0 0 1 1 1 1 0 1 0 1 1 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 输出 Z1 Z2 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 状态转换表 全 0 0 1 1 1 0 0 0 1 1 0 0 0 0 1 1 0 0 0 1 0 1 0 1 1 0 0 1 1 ?/00 ?/00 0/10 1/00 1/01 00 01 10 11 0/00 仿真波形： 设计举例 X＝0，三进制加法计数器 X＝1，四进制加法计数器 X 0 1 2 0 3.触发器逻辑功能变换 四、触发器的应用 （1）JK触发器改为D触发器 JK触发器特征方程： D触发器特征方程： J＝D ＝D 比较得： （2）D触发器改为JK触发器　 D触发器特征方程： JK触发器特征方程： 比较得： 若用与非门实现，则： Q Q K J 1K 1J CP C1 1 D 1. 同步RS触发器 2. JK触发器 3. 维持阻塞D触发器 特征方程相同， 而触发方式不同。 Qn+1=D 4. 主从与边沿JK触发器 触发器小结 本小节应重点掌握以下内容：触发器的基本概念；电平触发与边沿触发的概念；RS、JK、D触发器的符号及其逻辑功能；触发器的基本应用、逻辑功能之间的转换等。 Q Q R S 1R 1S CP C1 Q Q K J 1K 1J CP C1 SD S RD R Q Q D2 1D CP C1 SD S RD R D1 型 号 功 能 名 称 74LS/ALS74（H，S，L） 双D触发器，上升沿触发 74LS75 四D锁存器 74LS/ALS109 双JK触发器，上升沿触发 74LS/ALS112（S） 双JK触发器，下降沿触发 74LS/ALS113（S） 双JK触发器，下降沿触发，仅含预置端 74LS/ALS114（S） 双JK触发器，下降沿触发，共用时钟、共用复位 74LS/ALS174（S） 六D触发器，共用清零 74LS/ALS175（S） 四D触发器，共用时钟、共用清零 74LS/ALS273 八D触发器，带异步清零 74LS/ALS373 八D锁存器，三态输出 74LS/ALS374 八D触发器，含输出使能，三态输出 常用TTL集成触发器 第二节 时序电路概述 掌握要点 时序电路的组成 时序电路的描述 学习目的 由描述时序电路的三组方程去分析或设计时序电路。 ? 时序电路的特点 1. 组合电路： 电路的输出 只与电路的输入有关， 与电路的前一时刻的状态无关。 2. 时序电路： 电路在某一时刻的输出 取决于该时刻电路的输入 还取决于前一时刻电路的状态 时序电路结构特点： 组合电路 + 触发器 电路的状态与时间顺序有关 由触发器保存 第二节 时序电路概述 组合电路 存储电路 Z1 Zn W1 Wh Y1 Yk X1 Xn 输出方程： Z（tn）= F[X（tn），Y（tn）] 状态方程： Y（tn+1）= G[W（tn），Y（tn）] 驱动方程: W（tn）= H[X（tn），Y（tn）] ? 时序电路的结构 存储电路 输入信号 存储电路输出信号 时序电路输出信号 时序电路输入信号 现态，或原状态 次态或新状态 式中：tn、tn+1表示相邻的两个离散时间 clk ? 时序电路的分类 1. 根据时序电路输出信号的特点分类 Z（tn）= F[Y（tn）] 穆尔型（Moore）电路 F[X（tn），Y（tn）] 米里型（Mealy）电路 2. 根据时序电路中时钟信号的连接方式分类 时序电路 同步： 异步： 存储电路里所有触发器由一个统一的时钟脉冲源控制 没有统一的时钟脉冲 第二节 时序电路概述 第二节 时序电路概述 同步时序电路的分析就是根据给定的同步时序电路，通过列写方程，分析计算在时钟信号和输入信号的作用下，电路状态的转换规律以及输出信号的变化规律，最后说明该电路完成的逻辑功能。 作时序图 列写各触发器的驱动方程 列写时序电路的输出方程 求触发器的状态方程 作状态转换表或状态转换图 描述时序电路的逻辑功能 同 步 时 序 电 路