[信息与通信]32 F2812主要功能简介-AD转换器.pptVIP

3 F2812主要功能简介 3-2 AD转换器 问题 1 关于A/D转换， 你能列举哪些与之相关的关键词？ 2 解释“采样”、“保持”、“同步”、 “异步”、“串行”、“并行”等名词。 F2812 ADC Features 单12位ADC核，双S/H电路，16通道，多路选通输入 同步采样或顺序采样，高速转换 模拟输入范围：0～3V 通道的转换顺序可由自动排序器决定，一次可执行16个通道的自动转换，每次转换的具体通道由编程决定 两个独立的8通道的排序器，可以工作在独立双排序模式，也可工作在级联模式 16个独立寻址结果寄存器： 多种触发源启动转换： S/W：软件立即开始 EVA：事件管理器A 外部引脚 EVB：事件管理器B 灵活的中断控制，每个排序结束(EOS)或每两次EOS ………… ADC Module Block Diagram ADC Registers 3 F2812主要功能简介 3-2 AD转换器 ADC自动排序器 ADC级联自动排序模式 ADC双自动排序模式 ADC自动排序器工作原理 排序器SEQ1、SEQ2中各有 8 个通道选择器(CONVxx) 每个CONVxx都有4位：对应16个输入A0—A7、B0-B7 顺序采样：一次一个S/H，SEQ1优先级较高 同步采样：一次2个S/H，但转换分先后 每次转换来自 1/16（顺序）或 A:1/8 + B:1/8（同步） 排序器中最大转换通道数(MAXCONV)决定SEQ重复 16个结果寄存器与SEQ内排序对应，并非与引脚一一对应 SOC、EOC信号 S/H 时长可编程 ADC顺序采样时序 ADC同步采样时序 同步采样双排序举例 AdcRegs.ADCTRL3.bit.SMODE_SEL = 1; // 同步采样 AdcRegs.ADCMAXCONV.all = 0x0033; // 4 x 2 排序 AdcRegs.ADCHSELSEQ1.bit.CONV00 = 0; // 来自A0和B0 AdcRegs.ADCHSELSEQ1.bit.CONV01 = 1; // 来自A1和B1 AdcRegs.ADCHSELSEQ1.bit.CONV02 = 2; // 来自A2和B2 AdcRegs.ADCHSELSEQ1.bit.CONV03 = 3; // 来自A3和B3 AdcRegs.ADCHSELSEQ2.bit.CONV08 = 4; // 来自A4和B4 AdcRegs.ADCHSELSEQ2.bit.CONV09 = 5; // 来自A5和B5 AdcRegs.ADCHSELSEQ2.bit.CONV10 = 6; // 来自A6和B6 AdcRegs.ADCHSELSEQ2.bit.CONV11 = 7; // 来自A7和B7 结果： 同步采样级联排序举例 AdcRegs.ADCTRL3.bit.SMODE_SEL = 1; // 同步采样 AdcRegs.ADCTRL1.bit.SEQ_CASC = 1; // 级联 AdcRegs.ADCMAXCONV.all = 7; // 8 x 2 排序 AdcRegs.ADCHSELSEQ1.bit.CONV00 = 0; // 来自A0和B0 AdcRegs.ADCHSELSEQ1.bit.CONV01 = 1; // 来自A1和B1 AdcRegs.ADCHSELSEQ1.bit.CONV02 = 2; // 来自A2和B2 AdcRegs.ADCHSELSEQ1.bit.CONV03 = 3; // 来自A3和B3 AdcRegs.ADCHSELSEQ2.bit.CONV08 = 4; // 来自A4和B4 AdcRegs.ADCHSELSEQ2.bit.CONV09 = 5; // 来自A5和B5 AdcRegs.ADCHSELSEQ2.bit.CONV10 = 6; // 来自A6和B6 AdcRegs.ADCHSELSEQ2.bit.CONV11 = 7; // 来自A7和B7 结果： 问题 比较以上两例，结果一样， 转换过程差别在哪里？ 3 F2812主要功能简介 3-2 AD转换器 问题 F2812 ADC有16个输入、16个结果缓存。 TI 如何设计实现多个结果一次集中读取？ 这样有什么好处？ SEQ1双排序举例 参见教材描述（例3.1 p96） 每组七个转换：A2、A3、A2、A3、A6、A7、B4 Setup： 最大转换通道数：MAXCONV1 = 6 通道选择排序器： SEQ1双排序举例 (1) ADC初始化 (2) SOC触发信号启动转换 (3) 最大通道数载入SEQ计数 (4) 开始转换： 每转换一个，计数减1 转换结果存缓存