[研究生入学考试]计算机组成原理第二章教案.ppt

(2) 尾数处理 浮点加减法对结果的规格化及舍入处理也适用于 浮点乘除法。 　　第一种简单方法是，无条件地丢掉正常尾数最低 位之后的全部数值。这种办法被称为截断处理，好处 是处理简单，缺点是影响结果的精度。 　　第二种简单办法是，运算过程中保留右移中移出 的若干高位的值，最后再按某种规则用这些位上的值 修正尾数。这种处理方法被称为舍入处理。 　　 浮点乘法、除法运算 　　当尾数用原码表示时，舍入规则比较简单。最 简便的方法，是只要尾数的最低位为1，或移出的 几位中有为1的数值位，就是最低位的值为1。另 一种是0舍1入法，即当丢失的最高位的值为1时， 把这个1加到最低数值位上进行修正，否则舍去 丢失的的各位的值。这样处理时，舍入效果对正 数负数相同，入将使数的绝对值变大，舍则使数 的绝对值变小。 浮点乘法、除法运算 当尾数是用补码表示时，所用的舍入规则， 应该与用原码表示时产生相同的处理效果。 具体规则是： 　　当丢失的各位均为0时，不必舍入； 　　当丢失的最高位为0 时，以下各位不全为0 时，或者丢失的最高位为1，以下各位均为0时， 则舍去丢失位上的值； 　　当丢失的最高位为1，以下各位不全为0 时， 则执行在尾数最低位入1的修正操作。 浮点乘法、除法运算 图2.14(b)所示的是带有锁存器的4位双向数据总 线。它主要由一个DE触发器和一个三态缓冲器组成。 DE触发器是在一个普通D触发器上另加一个E输入端 （允许端）而构成的。此处E输入端用以控制D的输入。 若E＝0，触发器的输入D被封锁，即使D为“1”，也不能输入。 ??? 当接收数据时，E＝1，三态门被禁止，因而数据总线上的数据只能被接收到锁存器。 ??? 当发送数据时，E＝0，触发器的输入D被封锁，而 三态门被打开，因而锁存器的数据经三态门发送到数 据总线上。  内部总线 　　运算器包括ALU、阵列乘/除法器、寄存器组、多 路开关、三态缓冲器、数据总线等逻辑部件。 　　运算器的设计，主要是围绕ALU和寄存器组与数据总线之间如何传送操作数和运算结果的。 　　在决定方案时，需要考虑数据传送的方便性和操 作速度，在微型机和单片机中还要考虑在硅片上制作 总线的工艺。 计算机的运算器大体有如下三种结构 形式。（CAI演示） 定点运算器的基本结构 2.5.4 定点运算器的基本结构 单总线结构的运算器如(a)所示。由于所有部件都接到同一总线上，所以数据可以在任何两个寄存器之间，或者在任一个寄存器和ALU之间传送。如果具有阵列乘法器或除法器，那么它们所处的位置应与ALU相当。 ? 对这种结构的运算器来说，在同一时间内，只能有一个操作数放在单总线上。为了把两个操作数输入到ALU，需要分两次来做，而且还需要A，B两个缓冲寄存器。所以，这种结构的主要缺点是操作速度较慢。 1.单总线结构的运算器 定点运算器的基本结构 注意到： 虽然在这种结构中，输入数据和操作结果需 要三次串行的选通操作，但它并不会对每种指令都 增加很多执行时间。只有在对全都是CPU寄存器中 的两个操作数进行操作时，单总线结构的运算器才 会造成一定的时间损失。但是由于它只控制一条 总线，故控制电路比较简单。  定点运算器的基本结构 双总线结构的运算器如(b)所示。在这种结构中，两个操作数可以同时加到ALU进行运算，只需一次操作控制，而且马上就可以得到运算结果。图中，两条总线各自把其数据送至ALU的输入端。特殊寄存器分为两组，它们分别与一条总线交换数据。这样，通用寄存器中的数就可进入到任一组特殊寄存器中去，从而使数据传送更为灵活。 ??? ALU的输出不能直接加到总线上去。这是因为， 当形成操作结果的输出时，两条总线都被输入数占据，因而必须在ALU输出端设置缓冲寄存器。 2.双总线结构的运算器 定点运算器的基本结构 在双总线结构的运算其中，操作的控制要分 两步完成: 1.在ALU的两个输入端输入操作数，形成结果 并送入缓冲寄存器； 2.把结果送入目的寄存器。假如在总线1，2和 ALU输入端之间再各加一个输入缓冲寄存器，?并把 两个输入数先放至这两个缓冲寄存器，那么，ALU输 出端就可以直接把操作结果送至? 总线1或总线2上 去。  定点运算器的基本结构 三总线结构的运算器如演示(C)所示。在三总线 结构中，ALU的两个输入端分别由两条总线供给，而 ALU的输出则与第三条总线相连。这样，算术逻辑操 作就可以在一步的控制之内完成。 ??? 由于ALU本身有时间延迟，所以打入输出结果的选 通脉冲必须考虑到包括这个延迟。另外，设置了一个 总线旁路器。如果一个操作数不需要修改，而直接从 总线2传送到总线3，那么可以通过控制总线旁路