组成原理试题模拟(A)答案.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
组成原理试题模拟(A)答案

计算机组成原理模拟试题 ( A )卷 试题标准答案 选择题(每题1分,共15分) 1.A 2. A 3. C 4. C 5. A 6. B 7. A 8. C 9. B 10. A 11.A 12. C 13. B 14.C 15. D 填空题(每空2分,共30分) 1. 2. 3. 道密度 4. 位密度 5.直接相联 6. 全相联 7. 精简指令集计算机 8.复杂指令集计算机 9. 互斥的微命令 10.相容的微命令 11. 尾数相加减 12.尾数规格化 13. I/O处理器 14.通道程序 15.外设 简答题(每题5分,共25分) 1. 答:从时间上看,取指令周期取出的一般就是指令而执行周期操作的是数据 (3分) 从空间上看,指令的流向是指令寄存器而数据的流向是运算器和寄存器。(2分) 2.答:ADD AX,Disp [SI] 是一个双操作数的加法指令, 一个加数在寄存器Ax中 另一个加数在由变址寻址得到内存单元中,相加结果存入AX寄存器。(2分) 该指令的执行过程如下: 先取指令,将该指令从内存读出送到指令寄存器(IR)中。 计算内存操作数的有效地址 E = ( SI )+Disp 做加法 AX ( (AX)+ (E) (3分) 3. 答:程序中断方式和DMA 方式都是常用的I/O控制方式,它们的不同在于: CPU的干预方式:前者每个数据传送都要CPU干预,后者只需在数据块传送开始和结束时干预以下 数据传送的实现方式:前者是用中断服务程序实现的,后者是在 独立与CPU的DMA控制器的控制下自动完成的。(3分) 优先级不同:前者优先级低于后者 适用性不同:前者较为通用,后者专用与高速的数据的传送(2分) 4. 答:寄存器—寄存器型指令执行时间最短 因为指令的操作数和结果均在寄存器中,而寄存器的执行速度是最快的 存储器—存储器型指令执行速度最慢(3分) 因为指令的操作数和结果均在主存储器中,主存数据的存取是较慢的。(2分) 5. 答:常用的集中式总线仲裁方式有下列三种: 菊花链查询方式 计数器定时查询方式 独立请求方式 (2分) 其特点是:菊花链查询方式硬件逻辑简单,用线少,不够灵活,对故障敏感 计数器定时查询方式硬件逻辑较简单,多一组设备线,优先级设置灵活(3分) 独立请求方式用集中裁决逻辑进行选择判优,速度快但硬件复杂,用线多 应用题 (共计30分) 1. 解: X = 0.1010 [X]补 = 0.1010 [-X] 补=1.0110 [Y] 补 = 1.0011 (2分) 00.0000 1.0011 0 [X*Y] 补 = 111.0110 11.0110 11.1011 0 1001 1 11.1101 1 0100 1 00.1010 0111 0011 1 1010 0 0001 1 1101 0 11. 0110 11. 0111 1110 (3分) 2. 解: 设 (X)IEEE754 = (-1)S 1.f * 2 e -127 +19 = (10011)2 = 1.0011* 24 S = 0 , e = 127 + 4 = 131 (+19) IEEE754 = (000110000000000000000000) 2 = 16 (3分) -1/8 = - 1.0 * 2 -3 S=1,e = 127+(-3) = 124 (-1/8) IEEE754 = (100000000000000000000000) 2 = (BE000000) 16 (2分) 3. 解: (1)所需芯片数 n = 512K* 8 / 128K*4 = 8 字选4组,每组二片 (2分) (2)该存储器需要 19位地址 (2分) (3)存储器组成示意图如下: (6分) 4.解:操作控制步序列如下:(10 分,每步2分) IR(NUM字段)out ,MARin,READ WMFC MDRout,MARin,

文档评论(0)

xy88118 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档