-数字电子钟设计报告.docVIP

物理与电气工程学院课程设计报告 数字电子钟设计报告 姓 名 　 学 号 专　　业 电气工程及其自动化 指导教师 　 　　 成 绩 日　　期 　 2011.10.22 数字电子钟的设计与调试 晁代剑 (安阳师范学院 物理与电气工程学院，河南 安阳 ) 摘 要：本数字电子钟，主要是依据《数字电子技术》的知识设计的。它主要包括秒脉冲电路、时间计数电路、译码驱动电路、显示电路。其中，秒脉冲电路是由555定时器、74LS90、电阻、电容等组成的；时间计数电路采用的是两块74LS160级联组成二十四进制和六十进制计数器来实现时、分、秒的计时的。 关键词：数字钟；调试；74LS160；74LS48；74LS90；555定时器 1 引言 本设计主要采用的是计数器、门电路等器件，虽然使用的器件数量比较多，但相对来说不是很复杂；本设计的核心价值是它让我把一个具体的电路先进行整体抽象，在分模块具体落实。对于具体模块电路的构成，实现方式不同。 本设计的优点是所需要的元器件比较常见，总体实现起来比较方便，缺点是设计当中首先是555定时器产生的1000Hz的信号不是标准的，所以经分频后的1秒脉冲也不是标准的1秒脉冲；再就是本设计的校正电路，太过于理想化，不能在实验中得出预想的结果。 2 技术要求 ⑴ 时钟显示功能，能够十进制显示“时”，“分”，“秒”,显示时间从00：00：00到23：59：59； ⑵ 具有快速校准时间的功能。 3 总设计方案 图1总设计原理框图 由上图的总设计原理框图可知，该设计大概可以分为四个部分：秒脉冲产生部分、计数部分、译码显示部分、校正部分。在秒脉冲产生部分中，可以用振荡器或者555定时器来实现，为了保证数字钟的准确性，应该优先选用振荡器，但是个人技术能力有限，所以我选了用555定时器和R、C组成的多谐振荡器与三块74LS90分频器来产生秒脉冲；在计数电路中，我选用了74LS160这种十进制计数器，因为用两块74LS160可以级联组成60进制和24进制，用起来比较方便；在译码显示电路中，我采用74LS48七段显示译码器和七段显示数码管组成了数字钟的显示部分；在校时电路中，我用的是手动校时的方式，通过按钮控制74LS160的时钟引脚来控制计数（但是结果证明这种方法不是太好）。通过以上四部分的共同作用，最终达到该项设计的要求，设计出来一个数字电子钟。 4 设计原理 4.1 秒脉冲电路 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的精确程度，一般来说555产生出来的脉冲不太稳定，但是由于某种原因，本设计采用555定时器。图2所示为用555定时器设计的振荡器，按照图中给出的参数即可从555的3引脚输出1Kz的脉冲。图2是采用3块74LS90来分频的分频电路，每块74LS90对收到的信号进行10分频三块级联，这样最后一个芯片的11引脚得到的就是1Hz的脉冲，即可做为秒的脉冲给数字钟输入标准脉冲。 图2 振荡电路 图3 分频电路 555定时器及74LS90的管脚图与功能表如下： MR R S V0 DIS 1 1 0 接地 1 0 1 Qn 保持 X 0 1 开路 0 X X 0 接地 图3 555定时器的管脚图与功能表 图4 74LS90的管脚图与功能表 4.2 时间计数电路 众所周知，数字钟的“时”，“分”，“秒”分别为二十四（12也可以）、六十、六十进制的计数器。它们都可以用两个“可预置四位二进制异步清除”计数器来实现。利用74LS160芯片的预置数功能，也可以构成不同进制的计数器。因为一片74LS160内含有一个四位二进制异步清除计数器，因此用两片74LS160就可以构成二十四和六十进制计数器了。如图7，其中74LS160芯片的引脚中CP为时钟脉冲输入端，D0、D1、D2、D3为预置数端，为置数控制端，为异步复位端，二者均为低电平有效；Q0、Q1、Q2、Q3为计数器的输出端。 （1）秒计数和分计数都是六十进