Sopc课程设计-数字钟.docVIP

摘 要 时钟， 自从它发明的那天起，就成为人类的朋友，但随着时间的推移，人们对它的功能又提出了新的要求，怎样让时钟更好的为人民服务，怎样让我们的老朋友焕发青春呢？这就要求人们不断设计出新型时钟。Verilog HDL语言。 介绍在QuartusII软件上对数字钟的设计。 介绍系统仿真结果和硬件验证与分析。 对整个设计系统进行总结。 关键词: 电子设计自动化 Verilog HDL 可编程逻辑器件 目 录 摘 要 I 第1章 绪 论 3 第2章 Verilog HDL语言 5 2．1 Verilog HDL语言简介 5 2．2 Verilog HDL主要特点 5 2．3 Verilog HDL语言开发软件---QuartusⅡ 6 第3章 数字钟Verilog HDL的设计 7 3．1设计方案及工作原理 7 3.1.1数字钟设计原理 7 3.1.2 数字钟功能 7 3．2 数字钟钟控定时器的基本组成 8 3.2.1 D触发器的设计 8 3.2.2数据选择器的设计 9 3.2.3 计数器的设计 10 3.2.4 数据分配器 12 3.2.5译码器 13 3.2.6分频器 15 3.2.7闹时器 16 3.2.8 报时器 17 3．3 数字钟原理图 19 第4章 软件调试 20 结论 21 参考文献 22 附录 23 第1章 绪 论  中国是世界上最早发明计时仪器的国家。有史料记载，汉武帝太初年间（纪元前104-101年）由落下闳创造了我国最早的表示天体运行的仪器——浑天仪。东汉时期（公元130年）张衡创造了水运浑天仪，为世界上最早的以水为动力的观测天象的机械计时器，是世界机械天文钟的先驱。盛唐时代，公元725年张遂（又称一行）和梁令瓒等人创制了水运浑天铜仪，它不但能演示天球和日、月的运动，而且立了两个木人，按时击鼓，按时打钟。第一个机械钟的灵魂——擒纵器用于计时器，这是中国科学家对人类计时科学的伟大贡献。它比十四世纪欧洲出现的机械钟先行了六个世纪。 第一只石英钟出现在二十世纪二十年代，从三十年代开始得到了推广，从六十年代开始，由于应用半导体技术，成功地解决了制造日用石英钟问题，石英电子技术在计时领域得到了广泛的应用。并取代机械钟做了更精确的时间标准。早在1880年，法国人皮埃尔·居里和保罗·雅克·居里就发现了石英晶体有压电的特性，这是制造钟表“心脏”的良好材料。科学家以石英晶体制成的振荡计时器和电子钟组合制成了石英钟。经过测试，一只高精度的石英钟表，每年的误差仅为3-5秒。1942年，著名的英国格林尼治天文台也开始采用了石英钟作为计时工具。在许多场合，它还经常被列为频率的基本标准，用于日常测量与检测。大约在 1970 年前后，石英钟表开始进入市场，风靡全球。随着科学的进步，精密的电子元件不断涌现，石英钟表也开始变得小巧精致，它既是实用品，也是装饰品。它为人们的生活提供方便，更为人们的生活增添了新的色彩。 在现行情况下根据简单实用强的、走时准确进行设计。而实验证明，钟表的振荡部分采用石英晶体作为时基信号源时，走时更精确、调整更方便。钟是一种计时的器具，它的出现开拓了时间计量的新里程。提起时钟大家都很熟悉，它是给我们指明时间的一种计时器，并且我们每天都要用到它。二十世纪八十年代中国的钟表业经历了一场翻天覆地的大转折。其表现在三个方面生产机械表转为石英电子表；?曾占据中国消费市场四十多年的大型国有企业突然被刚刚冒起的“组业”所取代钟表生产中心转向中国南方沿海一带我们相信在科技高速发展的今天，钟表业运用当今材料工业、电子工业和其他领域的最新技术，一定会生产出代表中国科学水平的产品。我们希望钟表业的精英们在提高制造技术水平中不断创新，培育出拥有自主知识产权的品牌。这正是中国钟表业发展的 第2章 Verilog HDL语言 2．1 Verilog HDL语言简介 Verilog VHDL(简称Verilog)是一种应用广泛的硬件描述语言，是以文本形式来描述数字系统硬件的结构和行为的语言，可用于从算法级、门级到开关级的多种抽象层次的数字系统设计。它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL的产生和应用可追溯到20世界80年代，1984年GDA(Gateway Design Automation)公司陆续开发了Verilog HDL及其仿真器，1989年Cadence收购了该公司，1990年Cadence公开发表了Verilog HDL，1995年成为IEEE标准，即IEEE Std.1364-1995或 Verilog HDL 1364-1995。 2．2 Verilog HDL主要特点 既能进行面向综合的电路设计，又可用于电路的模拟仿真。 能够在多个层