[理学]数字电路与逻辑设计 第5章-时序逻辑电路.ppt

第5章 时序逻辑电路 5.1 概 述 5.1.1 时序逻辑电路的结构模型及特点 由上述可知，时序逻辑电路有如下的特点： 5.1.2 时序逻辑电路的类型 时序电路的分类和描述 钟控型时序电路 状态的转换受时钟控制，只有在时钟上升沿/下降沿才能改变状态。 电位型时序电路 状态变化直接受输入电平的控制。 时序电路的分类和描述 钟控型时序电路的工作方式又可以分为两类：同步时序电路和异步时序电路 。 同步时序电路的触发器都受同一个时钟控制； 异步时序电路的各个触发器可以由不同的时钟来源。触发器的翻转时间不是统一的，会有时间上的差异。 实际的数字系统大多数都是同步时序电路构成的同步系统。 时序电路的分类和描述 同步时序电路又可以分为两类： 米里型（Mealy mode）时序电路，它的输出是输入和现在状态的函数，上面的输出方程就是这类电路的输出方程。 摩尔型（Moore mode）时序电路，它的输出只是现在状态的函数，和电路的输入无关。它的输出方程可表示为： 输出方程：Z = g (现在状态) 时序电路的分类和描述 时序电路的分类可以归纳为： -写出每个触发器的时钟方程； 根据给定的时序电路，写出每个触发器的输入激励方程； 根据电路，写出时序电路的输出方程； 由激励方程和触发器的特征方程，写出触发器的下一状态方程。 由触发器的状态方程和时序电路的输出方程，作出电路的状态转移表和状态转移图，并进一步分析电路的逻辑功能。 【例5-1】分析如图5-4所示时序逻辑电路。 解 由图5-4可见，该时序逻辑电路是由2个JK触发器和门电路构成。各级触发器受同一时钟CP控制，是同步时序逻辑电路。具体分析过程如下。 ① 写出各级触发器的时钟方程、驱动方程和输出方程。 ② 将驱动方程代入相应触发器的特性方程求出各触发器的状态方程。 ③ 列状态转移表、画状态图和时序图。 ④ 逻辑功能分析。 此电路是一个同步模4可逆计数器。当A=0时，实现模4加法计数器的功能进行加法计数，当A=1时，电路进行减1计数，实现模4减法计数器的功能， 5.2.2 常用时序逻辑电路分析 就数据的传送来说，这种工作方式是串入/串出的。 2. 同步计数器 ① 同步计数器：当输入计数脉冲到来时，所有触发器都同时触发，从电路结构上来看，计数器中各个触发器的时钟信号是相同的，都是输入计数脉冲。 ② 递减计数器：又称减法计数器，每来一个计数脉冲，触发器组成的状态，按二进制代码规律减少。 ③ 双向计数器：又称可逆计数器，计数规律可按递增规律，也可按递减规律，由控制端决定。 【例5-2】分析如图5-10所示电路的时序逻辑电路。 解 ① 写出各级触发器的驱动方程和输出方程。 驱动方程： ② 将驱动方程代入相应触发器的特性方程求出各触发器的状态方程。 状态方程： ③ 列状态转移表、画状态图和时序图。 图5-11 例5-2状态转移图 ④ 概述逻辑功能：这是一个不具备自启动特性的同步六进制计数器。 3. 异步计数器 分析异步计数器时，要注意各级触发器的时钟脉冲。 【例5-3】 分析如图5-13所示异步时序电路。 时钟方程： 驱动方程： 输出方程： ② 将驱动方程代入相应触发器的特性方程求出各触发器的状态方程。 状态方程： ③ 列状态转移表、画状态图和时序图。 由状态方程，可以列出状态转移表，如表5-4所示。 续表 续表 ④ 概述逻辑功能。 具备自启动特性的异步8421码十进制异步计数器。 图5-15 例5-3时序图 5.3 中规模时序电路 5.3.1 集成移位寄存器 输入端子有： ① 时钟输入端CP，上升沿有效； ② 并行数据输入端D0～D3 ； ③ 低电平有效的异步清0端CR；  ④ 高电平有效的左移串行数码输入端SL； ⑤ 高电平有效的右移串行数码输入端SR； ⑥ 高电平有效的工作方式控制端S0，S1。输出端子有：数据输出端Q0～Q3 ，Q3为最高位。 从功能表不难得出以下功能特