- 1、本文档共19页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
计算机组成原理课程设计的实验报告设计一台性能简单的计算机
课程设计报告
课程名称: 计算机组成原理课程设计
设计题目: 设计一台性能简单的计算机
系 别: 计算机系
专 业: 计科1101班
组 别: 第三组
学生姓名: 学 号:
目 录
一、课程设计的目的 1
二、设计要求 1
三、设计的方法及过程2
3.1整机设计 2
3.1.1 根据设计要求正确设置正确设置多路开关2
3.1.2操作控制信号及其实现方式2
3.1.3根据接线表画出整机的线路图2
3.2.设计指令系统3
3.3.设计微指令及指令的微程序4
3.3.1设计微地址 4
3.3.2写出指令的执行流程3
3.3.3编写指令的微程序5
3.4.编写并执行应用程序8
四、心得体会7
一 课程设计的目的
通过课程设计更清楚地理解下列基本概念:
(1)计算机的硬件基本组成;
(2)计算机中机器指令的设计;
(3)计算机中机器指令的执行过程;
(4)微程序控制器的工作原理;
(5)微指令的格式设计原理;
二 设计要求
题一研制以台性能如下的实验计算机。
(1)没有外部设备;
(2)运算器采用单累加器多寄存器结构;
(3)操作数寻址方式有:立即数寻址、寄存器寻址、直接寻址;
(4)设计由如下指令组成的指令系统,其中L为累加器A,Jx为通用寄存器。将指令的二进制编码填入表中;
序 号 指令助记符 指令功能 指令编码 第一字节 第二字节 1 JIA L,JX (L)+(JX) ?L 2 YIDONG L,JX (JX)?L 3 YIDONG JX,L (L)?JX 4 ZHUANGZ DIZHI (DIZHI)?L 5 FASONG DIZHI L?(DIZHI) 6 ZHUANZ DIZHI L是零转移 7 ZHUANCY DIZHI 有进位转移 8 ZHUANL0 DIZHI L0位是1转移 9 ZHUANYI DIZHI 无条件转移 10 YIDONG L,SHUJU SHUJU?L 11 YIDONG JX,SHUJU SHUJU?JX 12 TINGJI 停机
(5)计算各指令的微地址并写出各指令的微程序;
(6)将下列程序手工汇编、手工装入并运行,察看运行结果。
ORG 100
START: YiDONG L,#3 (5F03H)
YIDONG J1,#05 (5905H)
JIA L,J1
FASONG 00D
TINGJI·
(7)编写汇编语言程序实现如下功能:将内存某两个单元的数据相加后存入另一个单元中,若有进位,则在00B单元中存入数据0,否则在00B单元中存入数据1;
(8)将该应用程序机器汇编、机器装入、并连续运行,察看运行结果并验证程序的正确性;
三 设计的方法及过程
3.1 整机设计
3.1.1 根据设计要求正确设置正确设置多路开关
(1) 设计单累加器多寄存器结构的运算器, 要求开关KA、KB、KC、KR分别置左、右、右、下。
(2) 为了便于微指令的设计, 标出在运算器中数据的传输方向。
3.1.2操作控制信号及其实现方式
微操作控制信号设计的一般原则
1) 对于电平有效的操作控制信号, 可采用微指令码直接控制。
2) 对脉冲型和电平跳变信号, 需外加门电路实现。
3) 对需多个控制信号的器件,通常将某些信号固定好, 其他信号接某个Mi。
设计实验接线表
按模块逐个归纳整理, 明确各模块中各器件各控制信号的处理方法, 将其分别接在某个Mi上.
1) 运算器模块
累加器A: X0M16 X1M17 CAφ
累加暂存器ACT: CCφ CGM5
暂存器TMP: CT+5V OTM10
算逻单元: S3-S0M23-M20 CnM19 MM18
输出缓冲器BUF: OBM8
进位产生线路: P2-P0不用 SB、SAX1X0 CPM13+φ
2) 寄存器堆模块
RRM1 WRM0·φ A、B将有指令部件控制
3) 指令部件模块
指令寄存器IR1: GIM7 CIφ
指
您可能关注的文档
最近下载
- 低压配电柜、配电箱《技术标准》.docx VIP
- 2021年厦门大学嘉庚学院软件工程专业《计算机组成原理》科目期末试卷B(有答案).pdf VIP
- 降低骨科患者的便秘发生率品管圈qcc.ppt VIP
- 5000字计算机毕业论文3篇-计算机毕业论文6000字.docx
- 《收益法评估房地产的案例报告》1800字.docx VIP
- 山东省青岛市胶州市2023-2024学年八年级上学期期末考试数学试卷(含解析).docx VIP
- NB╱T 10395-2020 水电工程劳动安全与工业卫生后评价规程.pdf VIP
- 2025年地理生物会考复习资料八年级下册 .pdf VIP
- 门窗工程施工组织设计方案与方案.docx VIP
- 19世纪欧洲服装.pptx VIP
文档评论(0)