[信息与通信]EDA 技术实用教程第2章.pptVIP

EDA 技术实用教程 第 2 章 EDA设计流程及其工具 EDA设计流程及其工具 FPGA/CPLD设计流程应用/CPLD的EDA开发流程 ： QuartusII 简介 QuartusII 简介 QuartusII 简介 QuartusII 简介 Maxplus II 简介 Maxplus II 的原理图编辑器 Maxplus II 的HDL文本编辑器 Maxplus II 的波形编辑器 IP核简介 IP核简介 IP的发展： 1、初级阶段：免费使用，扩大营业 IC生产厂(Foundry) 扩大业务，提供精心设计并经过工艺验证的标准单元，吸引IC设计公司(Fabless，无生产线IC公司)成为他的客户，向客户提供相关的数据资料。IC设计师十分乐于使用成熟、优化的单元完成自己的设计，可提高效率，又可减少设计风险。一旦完成设计，自然必须到这家Foundry去做工艺流片，这就使Foundry达到了的目的。标准单元使用者与Foundry签订标准单元数据不扩散协议，无须交单元库的使用费，没直接获取IP的收益，扩大营业间接收到单元库的IP效益。 2、成为IC设计的一项独立技术，成为实现SoC设计的技术支撑以及ASIC设计方法学中的学科分支。 从设计来源上说，单纯靠Foundry设计IP模块已远不能满足系统设计师的要求。IP库需要广开设计源头，汇纳优秀模块。不论出自谁家，只要是优化的设计，与同类模块相比达到芯片面积更小、运行速度更快、功率消耗更低、工艺容差更大，就自然会有人愿意花钱使用这个模块的“版权”，因此也就可以纳入IP库，成为IP的一员。 IP内涵： 1、必须是为了易于重用而按嵌入式专门设计的。 即使是已经被广泛使用的产品，在决定作为IP之前，一般来说也须要再做设计，使其更易于在系统中嵌入。 如嵌入式RAM中去掉地址分时复用、数据串并转换以及行列等译码等，不仅节省了芯片面积，而且大幅提高了运算速度。 2、必须实现IP模块的优化设计。 “四最” ：芯片的面积最小、运算速度最快、功率消耗最低、工艺容差最大。 所谓工艺容差大是指所做的设计可以经受更大的工艺波动，是提高加工成品率的重要保障。 3、要符合IP标准。 1996年以后，RAIPD(Reusable Application-specific Intellectual-property Developers)、VSIA(Virtual Socket Interface Alliance)等组织相继成立，协调并制订IP重用所需的参数、文档、检验方式等形式化的标准，以及IP标准接口、片内总线等技术性的协议标准． IP核（按功能分类） 常见的处理器IP 习 题 IP (Intellectual Property) 就是知识产权核或知识产权模块的意思，在EDA技术开发中具有十分重要的地位。 软IP 固IP 硬IP 软核是用VHDL等硬件描述语言描述的功能块，但并不涉及用什么具体电路元件实现这些功能。通常是以HDL源文件的形式出现。具有很大的灵活性和适应性。软IP的弱点是在一定程度上使后续工序无法适应整体设计，从而需要一定程度的软IP修正，在性能上也不可能获得全面的优化。 IP (Intellectual Property) 就是知识产权核或知识产权模块的意思，在EDA技术开发中具有十分重要的地位。 软IP 固IP 硬IP 固核是完成了综合的功能块。有较大的设计深度，以网表文件的形式提交客户使用。优点成功率高。缺点：只能库调用 硬核提供设计的最终阶段产品：掩膜。随着设计深度的提高，后续工序所需要做的事情就越少，当然，灵活性也就越小。 ●处理器单元 ●接口及外设 ●数字信号处理 ●通信 …… ●标准单元 * * 本章首先介绍FPGA/CPLD开发和ASIC 设计的流程，然后分别介绍与这些设计流 程中各环节相关的EDA工具软件，最后就 QUartus Ⅱ的基本情况和EDA重要模块 IP作一简述。 原理图/HDL文本编辑 综合 逻辑综合器 FPGA/CPLD 适配 结构综合器 时序与功能 门级仿真 1.功能仿真 2.时序仿真 FPGA/CPLD 下载 1.Isp方式下载 2.JTAG方式下载 3.针对SRAM结构的配置 4.OTP器件编程 FPGA/CPLD 器件和电路系统 功能仿真 设计输入(原理图／HDL文本编辑) 1. 图形输入 状态图输入 波形图输入 原理图输入 在EDA软件的图形编辑界面上绘 制能完成特定功能的电路原理图 设计输入(原理图／HDL文本编辑)