4.同步时序逻的辑电路.ppt

Flip-Flop 英 [ ?flipfl?p ] 触发器；使反转 * * 空翻：由于时钟信号有一定宽度，在时钟信号作用期间，如果输入信号发生变化，触发器状态也会跟着变化，从而在一次时钟信号作用期间，可能引起触发器多次翻转。 空翻将造成触发器状态的不确定，使系统工作紊乱，这是不允许的。 * 空翻：由于时钟信号有一定宽度，在时钟信号作用期间，如果输入信号发生变化，触发器状态也会跟着变化，从而在一次时钟信号作用期间，可能引起触发器多次翻转。 空翻将造成触发器状态的不确定，使系统工作紊乱，这是不允许的。 * 时控R-S触发器不能同时输入为1，为避免这一现象，使用只有单输入的D触发器，将D转换成一对互补信号。 * 维持阻塞D触发器的电路如图所示。从电路的结构可以看出，它是在基本RS触发器的基础之上增加了四个逻辑门而构成的，门4的输出是基本RS触发器的置“0”通道，门3的输出是基本RS触发器的置“1”通道。门4和门3可以在控制时钟控制下，决定数据[D]是否能传输到基本RS触发器的输入端。门6将数据[D]以反变量形式送到门4的输入端，再经过门5将数据[D]以原变量形式送到门3的输入端。使数据[D]等待时钟到来后，通过门4门3，以实现置“0”或置“1”。 数字电路中 数字 电平从0变为1 的那一瞬间叫作作上升沿 ，从1到0的那一瞬间叫作下降沿 。 * 具体分析上页PPT * 具体分析上上页PPT * * 在时控R-S触发器中，必须限制R、S同时为1的情况出现。为了消除时控RS触发器输入信号的约束条件，除了使用D触发器外，另一种解决问题的方法是构造J-K触发器（使触发器有两个输入端）。 构造J-K触发器：在时控RS触发器中增加两条交叉反馈线，并将输入端S改为J，R改为K。 * 输入 状态 x=0 x=1 00 00/0 10/0 01 00/0 11/0 11 01/1 11/0 10 01/0 10/0 y2 y1 0 1 0 A B 1 C D 输入 状态 x=0 y2y1z J2K2J1K1 x=1 y2y1z J2K2J1K1 00 00/0 0 d 0 d 10/0 1 d 0 d 01 00/0 0 d d 1 11/0 1 d d 0 11 01/1 d 1 d 0 11/0 d 0 d 0 10 01/0 d 1 1 d 10/0 d 0 0 d JK触发器激励表 Q→Qn+1 J K 0 0 0 d 0 1 1 d 1 0 d 1 1 1 d 0 * J2=x K2=x J1=xy2 K1=xy2 Z=xy2y1 * 计数器设计 例2 用T触发器作为存储元件，设计一个2位二进制减1计数器。电路工作状态受输入信号x的控制。当x=0时，电路状态不变；当x=1时，在时钟脉冲作用下进行减1计数。计数器有一个输出Z，当产生借位时Z为1，其他情况下Z为0。 * 解：题中对电路的状态数目及状态转换关系均十分清楚，设计过程如下： ① 作出状态图和状态表。根据问题要求，设状态变量用y2、y1表示，可直接作出计数器的二进制状态图和二进制状态表。 输入 y2y1 X=0 X=1 Y2 Y1 /Z Y2 Y1 /Z 0 0 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 1 1 1 0 0 0 1 1 0 1 0 0 1 1 0 * 输入 y2y1 X=0 X=1 Y2 Y1 /Z T2 T1 Y2 Y1 /Z T2 T1 0 0 0 0 0 0 0 1 1 1 1 1 0 1 0 1 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 1 0 0 0 1 1 0 1 0 0 0 0 0 1 0 1 1 输入 y2y1 X 0 1 0 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 T2=xy1 输入 y2y1 X 0 1 0 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 T1=x 输入 y2y1 X 0 1 0 0 0 1 0 1 0 0 1 1 0 0 1 0 0 0 Z=xy2y1 ② 确定激励函数和输出函数并化简。 根据表所示的状态表和T触发器的激励表，（次态和现态相同→T=0；次态和现态不同→T=1）可作出激励函数和输出函数卡诺图如上图。化简后，激励函数和输出函数表达式为： T2=xyl T1=x Z=xy2y1 * ③ 画出逻辑电路图。 根据激励函数和输出函数表达式，可画出逻辑电路图如下图。 * 练习 设计一个同步模10计数器电路，控制信号x=0，逆序计数，x=1，顺序计数。 * 寄存器设计 例3