浅谈处理器体系的架构.ppt

Y86的push sp实现：先把SP的值压入堆栈，再把SP减4 push sp只是push reg的一个特例，按照push reg的通用做法，显然是把reg的值压入堆栈，而不是把reg减4的值压入堆栈 * %edx = 9，%ebx = 21 执行subl前，PC = 0x00c 指令编码：0x6123 * %esp = 128 执行subl前，PC = 0x01a 指令编码：0xa06f 原则：处理器从来都不需要为了完成一条指令的执行，而去读由该指令计算出来的结果或更新后的状态 * 1.流水线暂停一般在指令译码阶段实施，产生冒险的指令反复译码，已进入取指阶段的后一条指令，通过修改PC反复取指，译码之后的流水线阶段插入气泡 * 浅谈处理器体系架构 讨论主题 1. 研究目的 2. 指令编码 3. 顺序实现 4. 流水线实现 1.研究目的 嵌入式系统设计和编程的需求 （1）芯片评估 （2）系统设计 （3）系统优化 借鉴处理器的设计思想和方法 （1）复杂任务简单化 （2）模块复用 SOC设计 2. 指令编码 2.1 概述 什么是ISA？ ——处理器支持的指令和指令的字节级编码 ISA需求 ——字节编码唯一 ——起始位置决定代码含义 ISA的作用 ——编译器和硬件之间的接口层 Y86 ISA简介 2. 指令编码 2.2 Y86 ISA 2. 指令编码 2.3 Y86 ISA特点 指令数目少 寻址方式简单 指令长度可变 栈密集 细节： mov指令必须要寄存器参与 push sp的执行结果 3. 顺序实现 3.1 阶段划分 取指 译码 执行 访存 写回 更新PC 3. 顺序实现 3.2 跟踪执行subl 3. 顺序实现 3.3 跟踪执行pushl 3.顺序实现 3.4 局限性 一条指令要在一个时钟周期内完成取指、译码、执行等6个阶段的操作，这就使得时钟周期只能很长，处理器主频无法提高 一条指令执行在某个阶段的时候，其它阶段的硬件单元空闲，硬件利用率不高 4. 流水线实现 流水线通用原理 流水线性能分析 分支预测 返回地址预测 数据冒险 异常处理 4. 流水线实现 4.1 流水线通用原理（1） 流水线构成 （1）组合逻辑：执行计算 （2）寄存器：保存计算结果 流水线特性 （1）系统吞吐量增大，用户时延变长 （2）数据相关和控制相关 流水线局限 （1）不一致的划分 （2）寄存器延迟 4. 流水线实现 4.1 流水线通用原理（2） 4. 流水线实现 4.2 流水线性能分析 CPI（cycles per instruction） 使用基准测试程序 三种惩罚 （1）加载/使用处罚 （2）预测错误 （3）返回指令 经验值 4. 流水线实现 4.3 分支预测 策略 （1）always taken，成功率60% （2）never taken，成功率40% （3）backward taken, forward not-taken，成功率65% 预测错误的惩罚 ——见流水线性能分析小节 分支预测错误，会极大的降低处理器的效率，应尽量避免书写条件判断语句 Y86的push sp实现：先把SP的值压入堆栈，再把SP减4 push sp只是push reg的一个特例，按照push reg的通用做法，显然是把reg的值压入堆栈，而不是把reg减4的值压入堆栈 * %edx = 9，%ebx = 21 执行subl前，PC = 0x00c 指令编码：0x6123 * %esp = 128 执行subl前，PC = 0x01a 指令编码：0xa06f 原则：处理器从来都不需要为了完成一条指令的执行，而去读由该指令计算出来的结果或更新后的状态 * 1.流水线暂停一般在指令译码阶段实施，产生冒险的指令反复译码，已进入取指阶段的后一条指令，通过修改PC反复取指，译码之后的流水线阶段插入气泡 *