[计算机软件及应用]ARM体系结构2.ppt

ARM体系结构 广州致远电子有限公司 异常 简介 异常 异常的入口和出口处理 异常 异常的入口和出口处理 异常 进入异常 异常 进入异常 异常 进入异常 异常 退出异常 异常 快速中断请求 异常 中断请求 异常 中止 异常 中止——预取指中止 异常 中止——数据中止 异常 中止——数据中止 异常 中止——数据中止 异常 软件中断指令 异常 未定义的指令 异常 未定义的指令 异常 异常优先级 异常 异常优先级 中断延迟 最大中断延迟 中断延迟 最大中断延迟 中断延迟 最大中断延迟 中断延迟 最小中断延迟 复位 复位 复位 复位 存储器及存储器映射I/O 简介 存储器及存储器映射I/O 简介 存储器及存储器映射I/O 简介 存储器及存储器映射I/O 简介 存储器及存储器映射I/O 地址空间 存储器及存储器映射I/O 地址空间 存储器及存储器映射I/O 存储器格式 存储器及存储器映射I/O 存储器格式 存储器及存储器映射I/O 存储器格式 存储器及存储器映射I/O 未对齐的存储器访问 存储器及存储器映射I/O 指令的预取和自修改代码 存储器及存储器映射I/O 指令的预取和自修改代码 存储器及存储器映射I/O 指令的预取和自修改代码 存储器及存储器映射I/O 预取可能存在的问题 存储器及存储器映射I/O 预取可能存在的问题 存储器及存储器映射I/O 指令存储器屏障（IMB） 存储器及存储器映射I/O 存储器映射的I/O 寻址方式简介 寻址方式分类 AMR指令集简介 简介 AMR指令集简介 ARM指令集 AMR指令集简介 Thumb指令集 协处理器接口 简介 协处理器接口 简介 协处理器接口 可用的协处理器 谢谢！ 目录 10.存储器及存储器映射I/O 11.寻址方式简介 12.ARM指令简介 13.协处理器接口 1.简介 2.体系结构直接支持的数据类型 3.处理器状态 4.处理器模式 5.内部寄存器 6.程序状态寄存器 7.异常 8.中断延迟 9.复位 当nRESET信号被拉低时（一般外部复位引脚电平的变化和芯片的其它复位源会改变这个内核信号），ARM处理器放弃正在执行的指令。 在复位后，除PC和CPSR之外的所有寄存器的值都不确定。 当nRESET信号再次变为高电平时，ARM处理器执行下列操作： 1.强制M[4:0]变为b10011（管理模式）； 2.置位CPSR中的I和F位； 3.清零CPSR中的T位； 4.强制PC从地址0x00开始对下一条指令进行取指； 5.返回到ARM状态并恢复执行 。 目录 1.简介 2.体系结构直接支持的数据类型 3.处理器状态 4.处理器模式 5.内部寄存器 6. 程序状态寄存器 7.异常 8.中断延迟 9.复位 10.存储器及存储器映射I/O 11.寻址方式简介 12.ARM指令简介 13.协处理器接口 ARM处理器采用冯·诺依曼（Von Neumann）结构，指令和数据共用一条32位数据总线。只有装载、保存和交换指令可访问存储器中的数据。 ARM的规范仅定义了处理器核与存储系统之间的信号及时序（局部总线），而现实的芯片一般在外部总线与处理器核的局部总线之间有一个存储器管理部件将局部总线的信号和时序转换为现实的外部总线信号和时序。因此，外部总线的信号和时序与具体的芯片相关，不是ARM的标准。具体到某个芯片的外部存储系统的设计需要参考其芯片的数据手册或使用手册等资料。 ARM处理器将存储器看作是一个从0开始的线性递增的字节集合： 字节0到3保存第1个存储的字 字节4到7保存第2个存储的字 字节8到11保存第3个存储的字 依此类推 ARM处理器可以将存储器中的字以下列格式存储（详细说明见“存储器格式”小节）： 大端格式（Big-endian） 小端格式（Little-endian） ARM结构使用单个平面的232个8位字节地址空间。字节地址按照无符号数排列，从0到232－1。地址空间可以看作是包含230个32位字 ，或231个16位半字。如果地址向上或向下溢出地址空间，通常会发生翻转。 注意：如果在取指操作时地址发生溢出，只要没有执行预取的无效指令，就不会导致异常。 跳转目标的计算方法： (当前指令的地址) + 8 + 偏移量 下一条指令位置的计算方法： (当前指令的地址) + 4 地址空间的规则： 位于地址A的字包含的字节位于地址A,A+1,A+2和A+3； 位于地址A的半字包含的字节位于地址A和A+1； 位于地址A+2的半字包含的字节位于地址A+2和A+3； 位于地址A的字包含的半字位于地址A和A+2； 字节 字节 字节 字节 地址A A+1 A+2 A+3 半字 半字