集成电路设计技术与工具文档.pptVIP

奶奶内 集成电路设计技术与工具 本课程的目的 了解集成电路设计工艺 掌握集成电路设计工具 掌握集成电路基本单元的设计 主 要 内 容 集成电路简介 集成电路设计物理基础 集成电路制造工艺 集成电路版图设计 集成器件模型 集成电路电路仿真软件 模拟集成电路晶体管级设计 九天系统—版图设计工具 集成电路设计者的知识要求 第1章 集成电路设计导论 CMOS工艺特征尺寸发展进程 照片 我们 的芯片 照片 各种封装好的集成电路 应用照片 1.2 集成电路的分类 器件结构类型 集成度 使用的基片材料 电路的功能 应用领域 按器件结构类型分类 自底向上和自顶向下 1.4 集成电路设计方法 半定制方法：（Semi-Custom Design Approach） 根据采用不同的半成品类型，半定制集成电路包括： 门阵列设计法（GA：Gate Array） (α’rei) 门海设计法（GS：Sea of Gates） 标准单元设计法（SC：Standard Cell） 积木块设计法（BB：Building Block ） 可编程逻辑器件设计法（PLD：Programmable Logic Device ） 半定制方法 门阵列法：将预先制造好的逻辑门以一定阵列的形式排列在一起，阵列间有规则布线通道，用以完成门与门之间的连接。未进行连线的半成品硅圆片称为“母片”。 门阵列方法的设计特点 优点：设计周期短，设计成本低，适合设计适当规模、中等性能、要求设计时间短、数量相对较少的电路。 缺点：设计灵活性较低；门利用率低；芯片面积浪费。 半定制方法 半定制方法 标准单元法 是一种库单元设计法。从标准单元库中调用事先经过精心设计的逻辑单元，并排列成行，行间留有可调整的布线通道，再按功能要求将各内部单元以及输入/输出单元连接起来，形成所需的专用电路。 芯片布局：芯片中心是单元区，输入/输出单元和压焊块在芯片四周，基本单元具有等高不等宽的结构，布线通道区没有宽度的限制，利于实现优化布线。 标准单元法结构图 标准单元法设计流程与门阵列法相似，但也有不同点： (1) 在门阵列法中逻辑图是转换成门阵列所具有的单元或宏单元，而标准单元法则转换成标准单元库中所具有的标准单元。 (2) 门阵列设计时首先要选定某一种门复杂度的基片，因而门阵列的布局和布线是在最大的门数目、最大的压焊块数目、布线通道的间距都确定的前提下进行的。标准单元法则不同，它的单元数、压焊块数取决于具体设计的要求，而且布线通道的间距是可变的，当布线发生困难时，通道间距可以随时加大，因而布局和布线是在一种不太受约束的条件下进行的。 (3) 门阵列设计时只需要定制部分掩膜版，而标准单元设计后需要定制所有的各层掩膜版。 与标准单元不同之处是： （1）不要求每个单元（或称积木块）等高、等宽，每个单元可根据最合理的情况单独进行版图设计，因而可获得最佳性能。设计好的单元存入库中备调用。 （2）没有统一的布线通道，而是根据需要加以分配 。 BB单元： 较大规模的功能块（如ROM、RAM、ALU或模拟电路单元等），单元可以用GA、SC、PLD或全定制方法设计。 BB布图特点： 任意形状的单元（一般为矩形或“L”型）、任意位置、无布线通道。 BB方法特点： 较大的设计自由度，可以在版图和性能上得到最佳的优化。 布图算法发展中： 通道不规则，连线端口在单元四周，位置不规则。 可编程逻辑器件设计法 （PLD：Programmable Logic Device ） 可编程逻辑器件设计法 （PLD：Programmable Logic Device ） 1.5 电子设计自动化技术概论 数字系统模拟工具Verilog-XL； 电路图设计工具Composer； 电路模拟工具Analog Artist； 射频模拟工具Spectre RF； 版图编辑器Virtuoso Layout； 布局布线工具Preview； 版图验证工具Dracula等 2）Synopsys EDA软件 Synopsys倡高层设计，现今已有八成的ASIC是由高层设计的，它支持VHDL全集，允许概念级验证，可以自动生成特定艺的门级网表。Synopsys公司2002年合并了Avant！公司之后，拥有了一系列深亚微米ASIC设计的专业化工具，包括优秀的模拟工具Hspice，使得底层设计能力得到了提升。 3）Mentor Graphics EDA软件 设计图输入； 数字电路设计工具； 模拟电路分析工具； 数/模混合电路分析工具； 逻辑综合工具； 故障分析模拟工具； PCB设计； ASIC设计与校验； 自动测试矢量生成（ATPG）； 系