[整理版]chapter 9 dsp系统硬件设计.pptVIP

第九章 DSP系统硬件设计 主讲：胡文静 博士 硬件系统设计概述 硬件系统设计概述 Step 1： 确定硬件实现方案，画出硬件系统框图 Step 2: 选择器件： DSP芯片，AD/DA器件 存储器，控制逻辑，通信接口器件 系统总线，人机接口，电源 Step 3： 原理图设计 系统结构设计，模数混合电路设计 存储器设计，通信接口设计，控制电路设计 电源及时钟电路设计 Step 4： PCB设计 Step 5： 硬件调试 C54xx评估板结构框图 C5402DSP系统基本设计—电源 采用双电源、低电压供电以降低整个系统的功耗 内核电源(CVDD)：3.3v, 2.5v, 1.8v 为芯片内部逻辑提供电源，包括CPU,时钟及片内外设； I/O电源(DVDD)：3.3v 为I/O接口提供电源，大多可以与外部低压器件接口，而无需外接额外电平转换电路。 C5402DSP系统基本设计—电源 采用双电源、低电压供电以降低整个系统的功耗 内核电源(CVDD)：3.3v,2.5v,1.8v 为芯片内部逻辑提供电源，包括CPU,时钟及片内外设； I/O电源(DVDD)：3.3v 为I/O接口提供电源，大多可以与外部低压器件接口，而无需外接额外电平转换电路。 电压和电流要求 内核电压和I/O电压加电顺序 I/O电压不超过内核电压1.5v，内核电压不超过I/O电压0.5v C5402DSP系统基本设计—电源 C5402电源保护电路 电流消耗： 芯片激活度 CPU激活度 外设及速度 C5402电源设计 两种方案 MAX748单电源3.3v 3.3v单电源 TPS7333固定输出3.3v 可调输出3.3v TPS73HD318双路输出电源(3.3v/1.8v) 复位电路设计 复位的概念 由复位输入引脚(/RS)提供硬件复位，为不可屏蔽中断，可在任何时刻对C54进行复位； /RS复位脉冲至少5个时钟周期的低电平； 复位后(/RS回到高电平)，CPU从程序存储器FF80H单元取指令，开始执行程序； 软件复位：通过指令方式实现芯片的复位； 硬件复位：通过硬件电路实现系统复位 上电复位 手动复位 自动复位 上电复位电路 利用RC电路的延迟特性产生芯片复位所需要的低电平时间： 手动复位电路 自动复位电路—WatchDog(1) 电源监控芯片：TPS370x-xx 自动复位电路—TPS370x内部结构 自动复位电路—TPS370x-xx引脚 自动复位电路—WatchDog(1) 自动复位电路—WatchDog(2) 时钟电路设计 电平转换电路设计 电平转换标准 3.3v与5v电平转换形式 3.3v和5v共存时，须考虑： 3.3v芯片是否能承受5v电源；驱动器件输出与负载器件输入是否匹配(电压和电流) 3.3v与5v接口的四种形式 ⑴ 5v TLL器件驱动3.3v TTL器件 只要3.3v器件能承受5v电压，且满足接口电流条件 ⑵ 3.3v TTL器件驱动5v TLL器件 只要满足接口电流条件 3.3v与5v接口的四种形式 ⑶ 5v CMOS器件驱动3.3v TTL器件 只要3.3v器件能承受5v电压，且满足接口电流条件 ⑷ 3.3v TTL器件驱动5v CMOS器件 需要加双电源供电的电平转换接口电路 DSP与外围器件的接口 DSP与3v器件接口 满足低功耗，避免混合系统电平转换； 接口简单，电平一致，可以直接驱动。 DSP与5v器件接口 以AM27C010(EPROM)与C5402接口为例 ① 分析电平转换标准 ② 电平转换标准一致，因此从C5402到AM27C010的地址线和信号线可以直接驱动； ③ 然而，C5402不能承受5v电压，因此从AM27C010到C5402的数据线不能直接驱动，需要加入缓冲器； ④ 选择缓冲器 双电源供电或3.3v供电但能承受5v电压的缓冲器 本例选用74LVC16425 ⑤ 接口电路 16245电平转换实际连接图 DSP存储器及I/O扩展 数据运算量大，存储容量要求高的系统 DSP芯片本身存储及I/O资源有限 需要进行存储器和I/O扩展 了解DSP片上存储资源和I/O空间资源 根据实际应用需求进行扩展 ROM和RAM ROM：EPROM、EEPROM(E2PROM)、FLASH RAM：SRAM、DRAM和SDRAM、DDR RAM… ROM—存储用户程序及系统常数表 RAM—存储数据 I/O扩展：通过锁存器、缓冲器完成 程序存储器扩展 依据芯片地址总线的数目确定常规可以最多扩展的存储器空间： C54xx系列地址总线：16~23根(16K字到8M字空间) C5402地址总线：20根，做多常规扩展1M字外部程序空间，且高四位地址线(A19~A16)由XPC控制 依据选定的扩展存储器读写时序，确定DSP访