√半导体IC中匹配电阻的设计准则.docVIP

半导体IC中匹配电阻的设计准则（小结） 作者：Xie M. X. (UESTC，成都市) Si材料本身的热应力和封装等带来的应力，会使Si产生压阻效应，并从而影响到电阻的阻值，所以需要采用共质心和一定取向的版图布局来防止这种不良影响。一维公共质心阵列电阻和二维公共质心阵列电阻的版图分别如图1和2所示。匹配阵列电阻排布的纵/横比应当小于3:1。这样排布匹配电阻才能保证应力、工艺、温度等影响的一致性。一般，有偶数区块的电阻的排列要优于有奇数区块的，因为偶数区块可以更好地抑制热电效应。 ⑧在匹配电阻阵列的两端都要放置哑电阻（或赝电阻、伪电阻）。多晶硅电阻避免等离子刻蚀的在两边设置无电气功能的哑电阻条（哑电阻很重要，条本身的宽度关系不大）等离子刻蚀⑿匹配电阻要尽量放置在远离功率器件处远离热源热对称版图 ⒀精密匹配的电阻要放置在芯片晶面的对称轴上 ⒁匹配电阻要考虑到阱调制效应Ω/□的精密匹配电阻、方块电阻≥500Ω/□的中度匹配电阻、方块电阻≥1kΩ/□的最低匹配电阻，因为阱调制效应⒂分段电阻优于曲折电阻曲折电阻适合高阻匹配电阻使用 ⒃优选多晶硅电阻扩散电阻其次多晶硅电阻又调制效应 ⒄多晶硅等淀积电阻要放在场氧化层上面不要跨越跨越 ⒅经验表明，掺硼p型多晶硅电阻的匹配性优于掺P/Asn型多晶硅电阻n型多晶硅⒆扩散的匹配电阻不可与NBL）相交NBL相交。否则，就应该让NBL至少以最大外延层厚度的150%覆盖电阻。 ⒇工作电压较高大Ω/□）的扩散电阻Ω/□的扩散电阻Ω/□的静电屏蔽(21)在各个电阻上方要避免以免引入噪声到电阻Ω/□的最低匹配电阻、或者100Ω/□的中度匹配电阻，才可以让无连接的引线跨越（但仍需要检测是否存在噪声耦合）。高速数字线跨越电阻时要加场板或静电屏蔽 (22)若引线跨越各电阻时要用相同的方式最好垂直引线 (23)匹配电阻上的功耗要尽量小要1.5(W/(m2；中度匹配电阻的功耗可以提高几倍。较大功耗的匹配电阻应当做成叉指形。较窄的匹配电阻图1 一维共质心版图的排 [举例] 图 二维共质心版图的排 [举例] 图4 分段的匹配电阻的连接方法 图5 在Si（100）和（111）晶面上共质心阵列的排布 图6 避免热源影响的匹配电阻阵列的排布