[工学]数字电路与逻辑设计第3章.ppt

一.CMOS反向器 同步RS触发器特性表（真值表） *CP回到低电平后状态不定 CP=0，G3，G4 输出高电平，触发器 保持原状态； CP=1，G3，G4开通 S、R信号反相后加到 基本RS触发器上。 约束条件：SR=0 特性方程：次态（Q n+1）和数据输入（S、R）、 初态（Qn）的关系。 特性方程： 二、 D触发器 　　对时钟控制R-S触发器的控制电路稍加修改，使之变成如下图(a)所示的形式，这样便形成了只有一个输入端的D触发器。其逻辑符号如图 (b)所示。 　　修改后，控制电路在时 钟脉冲作用期间(C=1时)， 将输入信号D转换成一对互 补信号送至基本R-S触发器 的两个输入端，使基本R-S 触发器的两个输入信号只可 能是01或者10两种组合，从 而消除了状态不确定现象， 解决了对输入的约束问题。 R S 钟控RS触发器 钟控D触发器 当无时钟脉冲作用（即C=0）时，控制电路被封锁，无论D为何值，与非门G3、G4输出均为1，触发器状态保持不变。 当时钟脉冲作用（即C=1）时， (1) 若D=0，则门G4输出为1，门G3输出为0，触发器状态被置0； (2) 若D=1，则门G4输出为0，门G3输出为1，触发器状态被置1。 工作原理： 　　在时钟作用时，D触发器状态的变化仅取决于输入信号D，而与现态无关。其次态方程为  Q(n+1) = D  D触发器的逻辑功能如下表所示。 D Qn+1 0 1 0 1 D 触发器功能表 三 、 J-K 触发器 　　在时钟控制R-S触发器中增加两条反馈线，将触发器的 输出　和　交叉反馈到两个控制门的输入端，并把原来的 输入端S改成J，R改成K，即可改进成J-K触发器。 　　J-K触发器的逻辑图和逻辑符号如下图所示。 　　该触发器利用触发器两个输出端信号始终互补的特点，有效地解决了时钟控制R-S触发器在时钟脉冲作用期间两个输入同时为1将导致触发器状态不确定的问题。 ① J=0,K=0：触发器状态不变。 ② J=0,K=1：若原来处于0状态， 触发器保持0状态不变；若原来处 于1状态，触发器状态置成0。即 JK =01时，触发器次态一定为0状 态。 无时钟脉冲 (C=0)时，触发器保持 原来状态不变。 (2) 时钟脉冲作用(C=1)时，与J、K相关。 J-K触发器的工作原理如下： ③ J=1,K=0：若原来处于0状 态，触发器状态置成1；若原 来处于1状态，触发器保持1 态不变。即JK=10时，触发 器次态一定为1状 态。 J-K触发器的工作原理如下： ④ J=1,K=1：若原来处于0状态， 触发器置成1 状态；若原来处 于1状态，触发器置成0状态。 即JK =11时，触发器的次态与 现态相反。 归纳起来，J-K触发器的功能表如下表所示。 J-K触发器功能表 J K Qn+1 功能说明 0 0 0 1 1 0 1 1 Q 0 1 Q 不变 置 0 置 1 翻转 　　次态方程为 　　上述J-K触发器结构简单，且具有较强的逻辑功能，但依然存在“空翻”现象。为了进一步解决“空翻”问题，实际中广泛采用主从J-K触发器。 四、 T 触发器 　　T触发器又称为计数触发器。如果把J-K触发器的两个输入端J和K连接起来，并把连接在一起的输入端用符号T表示，就构成了T触发器。相应的逻辑图和逻辑符号分别如图(a)和图(b)所示。 T 1 0 Qn+1 Q Q 功能说明 不 变 翻 转 　　T触发器功能表 　　T触发器的逻辑功能可直接由J-K触发器的次态方程导 出。J-K触发器的次态方程为 　　将该方程中的J和K均用T代替后，即可得到T触发器的次态方程： 　　根据次态方程，可列出T触发器的功能表如下表所示。 功能：　　当T=0时，触发器状态保持不变； 当T=1时，在时钟脉冲作用下状态翻转，相当于一位二进制计数器。　　 　　因为在时钟脉冲作用期间，输入信号直接控制着触发器状态的变化。即当时钟C为1时，输入信号R、S发生变化，触发器状态会跟着变化，从而使得一个时钟脉冲作用期间引起多次翻转。 上述由四个逻辑门构成的触发器存在空翻问题，所谓“空翻”是指在同一个时钟脉冲作用期间触发器状态发生两次或两次以上变化的现象。 引起空翻的原因是什么？ 　　为了克服“空翻”现象，实际数字电路中使用的集成T触发器通常采用主从式结构或者维持阻塞结构。它们除了在性能方面的改进外，逻辑功能与上述触发器完全相同。 　　上面介绍了四种不同类型的时钟控制触发器，这些触发器之间可以进行逻辑功能的转换。