数字逻辑测试题B卷.docVIP

教务处填写： 年 月 日 考 试 用 考试班级： 学号： 姓名： 数字逻辑测试题B卷 课程名称： 数字逻辑 ；试卷编号： B ；考试时间： 150分钟 题 号 一 二 三 四 五 六 七 八 九 十 总分 应得分 20 20 15 27 18 100 实得分 评分 评卷人 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其序号填在题干的括号内。答案选错或未选者，该题无分。每小题2分，共20分） 数F（A，B，C，D）=∑m(0,2,3,4,6,7,8)+∑d(10,11,12,13,14,15)的最简与或表达式为（ ） ①A+C ②B+AC ③AB+D ④C+ 2、同步计数器的特点是（　　） ①与时钟脉冲无关 ②各个触发器都受同一时钟脉冲控制 ③不同触发器各有不同的时钟 ④名触发器中只有一些是直接受输入时钟脉冲控制 3、一个二—十进制译码器，输入是5421BCD码，则当输出为Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0=1000000000时，对应的输入是（ ） ①1001 ②1100 ③0111 ④1010 4、逻辑函数F=（A+B），当ABC的取值为（　　）时，F=1。 ①000 ②011 ③101 ④111 5、主从JK触发器是在CP（ ）触发 ①为1期间 ②上升沿 ③为0时 ④下降沿 6、能把缓变输入信号转换成矩形波的电路是（ ） ①单稳态触发器 ②多谐振荡器 ③施密特触发器 ④边沿触发器 7、一个四位二进制加法计数器正常工作时，由0000状态开始，经过了39个输入计数脉冲后，此计数器的状态是（ ） ①0101 ②1100 ③1001 ④0111 8、在以下电路中，Qn+1=+A ① ② CP CP A A ③ ④ A CP CP 9、一个八选一多路数据选择器的数据输入端的个数和地址输入端的个数为（ ） ①3，8 ②8，3 ③2，4 ④3，2 10、输出端可直接连在一起实现“线与”逻辑功能的门电路是（ ） ①与非门 ②或非门 ③OC门 ④三态门 二、填空题（每空格2分，共20分） 一般的模数转换器（ADC），其电路结构包含有 和 两大部分。 通常CMOS门电路的工作速度比TTL门电路的工作速度 ，而通常CMOS门电路的功耗比TTL门电路的功耗 。 三级触发器若构成环形型计数器，其模值为 ，若构成扭环型计数器，则其模值为 。 所谓时序逻辑电路是指电路的输出不仅与当时的 有关，而且与电路的 有关。 在工作速度要求较高时，在同步计数器和异步计数器两者之中， 应选用 。 （1001，01