瑞萨科技开发出SiP自顶向下设计环境-Koryo.PDFVIP

瑞萨科技开发出 SiP 自顶向下设计环境，将 SiP 的设计时间缩减一半 ⎯通过对于那些显著影响 SiP 设计时间（如信号集成性和散热性）的各个方面，在初始 阶段就能够进行验证，提高了设计质量并缩减了开发时间 瑞萨科技公司（以下简称“瑞萨”）6 月22 日宣布开发出 SiP 自顶向下设计环境（SiP Top-Down Design Environment），用以提高对于整合了多个芯片的系统级封装(SiP)产品的 开发效率。例如采用单独封装的系统级封装器件（SiP）、MCU 和存储器。它采用了自顶向下 （预计性）设计方法，在设计的初始阶段即验证其主要特性，如设计质量和散热性。 SiP 自顶向下设计环境集成并优化了各种工具，其中包括可以整合至 SiP 产品中的片上信息数 据库，以及一个基片布局工具。产品提供了一个通用的用户接口，可以实现设计工具间的数 据传输，增强了其简单易用性和灵活性，并实现了一个自动执行任务的设计环境，如在电流 模拟过程中进行分析。这些优势允许器件可采用那些对开发一个新型 SiP 所需时间有着重要 影响的各个步骤进行分析。如在设计的初始阶段就加以实行、用于保护信号完整性的电子特